集成電路EDA與驗(yàn)證技術(shù)

　　本書介紹了集成電路設(shè)計的相關(guān)知識和主要EDA工具的使用方法，即從晶體管的模型開始擴(kuò)展至集成電路設(shè)計中的相關(guān)知識，同時對集成電路的主要EDA廠商及其主流工具進(jìn)行了介紹。其中，在模擬集成電路EDA工具部分，結(jié)合原理圖編輯、模擬電路各種功能仿真、版圖設(shè)計以及驗(yàn)證等各個流程，介紹了電路設(shè)計及仿真工具Cadence Spectre、版圖設(shè)計工具Cadence Virtuoso、版圖驗(yàn)證及參數(shù)提取工具M(jìn)entor Calibre等；在數(shù)字集成電路EDA工具方面，先介紹了硬件描述語言Verilog-HDL，然后介紹了RTL仿真工具M(jìn)odelsim和邏輯綜合工具Design Compiler的使用，對邏輯綜合中的主要流程、基本約束等進(jìn)行了設(shè)計示范，最后介紹了數(shù)字后端版圖工具IC Compiler和Encounter。書中主要設(shè)計步驟都配有相應(yīng)的實(shí)例進(jìn)行說明。 本書可作為微電子與固體電子學(xué)專業(yè)實(shí)驗(yàn)實(shí)踐教材，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。

暫缺《集成電路EDA與驗(yàn)證技術(shù)》作者簡介