Xilinx FPGA數(shù)字信號處理系統(tǒng)設(shè)計(jì)指南：從HDL、Simulink到HLS的實(shí)現(xiàn)

第一篇數(shù)字信號處理系統(tǒng)的組成和實(shí)現(xiàn)方法
第1章信號處理理論基礎(chǔ)
11信號定義和分類
12信號增益與衰減
13信號失真與測量
131放大器失真
132信號諧波失真
133諧波失真測量
14噪聲及其處理方法
141噪聲的定義和表示
142固有噪聲電平
143噪聲/失真鏈
144信噪比定義和表示
145信號的提取方法
15模擬信號及其處理方法
151模擬I/O信號的處理
152模擬通信信號的處理
16數(shù)字信號處理的關(guān)鍵問題
161數(shù)字信號處理系統(tǒng)結(jié)構(gòu)
162信號調(diào)理的方法
163模數(shù)轉(zhuǎn)換器ADC及量化效應(yīng)
164數(shù)模轉(zhuǎn)換器(DAC)及信號重建
165SFDR的定義和測量
17通信信號軟件處理方法
171軟件無線電的定義
172中頻軟件無線電實(shí)現(xiàn)
173信道化處理
174基站軟件無線電接收機(jī)
175SR采樣技術(shù)
176直接數(shù)字下變頻
177帶通采樣失敗的解決
第2章數(shù)字信號處理實(shí)現(xiàn)方法
21數(shù)字信號處理技術(shù)概念
211數(shù)字信號處理技術(shù)的發(fā)展
212數(shù)字信號處理算法的分類
213數(shù)字信號處理實(shí)現(xiàn)方法
22基于DSP的數(shù)字信號處理實(shí)現(xiàn)方法
221DSP的結(jié)構(gòu)和流水線
222DSP的運(yùn)行代碼和性能
23基于FPGA的數(shù)字信號處理實(shí)現(xiàn)方法
231FPGA原理
232FPGA的邏輯資源
233FPGA實(shí)現(xiàn)數(shù)字信號處理的優(yōu)勢
234FPGA的最新發(fā)展
24FPGA執(zhí)行數(shù)字信號處理的一些關(guān)鍵問題
241關(guān)鍵路徑
242流水線
243延遲
244加法器
245乘法器
246并行/串行
247溢出的處理
25高性能信號處理的難點(diǎn)和技巧
251設(shè)計(jì)目標(biāo)
252實(shí)現(xiàn)成本
253設(shè)計(jì)優(yōu)化
第3章數(shù)值的表示和運(yùn)算
31整數(shù)的表示方法
311二進(jìn)制原碼格式
312二進(jìn)制反碼格式
313二進(jìn)制補(bǔ)碼格式
32整數(shù)加法運(yùn)算的HDL描述
321無符號整數(shù)加法運(yùn)算的HDL描述
322有符號整數(shù)加法運(yùn)算的HDL描述
33整數(shù)減法運(yùn)算的HDL描述
331無符號整數(shù)減法運(yùn)算的HDL描述
332有符號整數(shù)減法運(yùn)算的HDL描述
34整數(shù)乘法運(yùn)算的HDL描述
341無符號整數(shù)乘法運(yùn)算的HDL描述
342有符號整數(shù)乘法運(yùn)算的HDL描述
35整數(shù)除法運(yùn)算的HDL描述
351無符號整數(shù)除法運(yùn)算的HDL描述
352有符號整數(shù)除法運(yùn)算的HDL描述
36定點(diǎn)數(shù)的表示方法
361定點(diǎn)數(shù)的格式
362定點(diǎn)量化
363歸一化處理
364小數(shù)部分截?cái)?br />365一種不同的表示方法——Trounding
366定點(diǎn)數(shù)運(yùn)算的HDL描述庫
37定點(diǎn)數(shù)加法運(yùn)算的HDL描述
371無符號定點(diǎn)數(shù)加法運(yùn)算的HDL描述
372有符號定點(diǎn)數(shù)加法運(yùn)算的HDL描述
38定點(diǎn)數(shù)減法運(yùn)算的HDL描述
381無符號定點(diǎn)數(shù)減法運(yùn)算的HDL描述
382有符號定點(diǎn)數(shù)減法運(yùn)算的HDL描述
39定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
391無符號定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
392有符號定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
310定點(diǎn)數(shù)除法運(yùn)算的HDL描述
3101無符號定點(diǎn)數(shù)除法運(yùn)算的HDL描述
3102有符號定點(diǎn)數(shù)除法運(yùn)算的HDL描述
311浮點(diǎn)數(shù)的表示方法
3111浮點(diǎn)數(shù)的格式
3112浮點(diǎn)數(shù)的短指數(shù)表示
312浮點(diǎn)數(shù)運(yùn)算的HDL描述
3121單精度浮點(diǎn)數(shù)加法運(yùn)算的HDL描述
3122單精度浮點(diǎn)數(shù)減法運(yùn)算的HDL描述
3123單精度浮點(diǎn)數(shù)乘法運(yùn)算的HDL描述
3124單精度浮點(diǎn)數(shù)除法運(yùn)算的HDL描述
第4章基于FPGA的數(shù)字信號處理的基本流程
41FPGA模型的設(shè)計(jì)模塊
411Xilinx Blockset
412Xilinx Reference Blockset
42配置System Generator環(huán)境
43信號處理模型的構(gòu)建與實(shí)現(xiàn)
431信號模型的構(gòu)建
432模型參數(shù)的設(shè)置
433信號處理模型的仿真
434生成模型子系統(tǒng)
435模型HDL代碼的生成
436打開生成設(shè)計(jì)文件并仿真
437協(xié)同仿真的配置與實(shí)現(xiàn)
438生成IP核
44編譯MATLAB到FPGA
441模型的設(shè)計(jì)原理
442系統(tǒng)模型的建立
443系統(tǒng)模型的仿真
45高級綜合工具HLS概述
451HLS的特性
452調(diào)度和綁定
453提取控制邏輯和I/O端口
46使用HLS實(shí)現(xiàn)兩個矩陣相乘運(yùn)算
461設(shè)計(jì)矩陣相乘模型
462添加C測試文件
463運(yùn)行和調(diào)試C工程
464設(shè)計(jì)綜合
465查看生成的數(shù)據(jù)處理圖
466對設(shè)計(jì)執(zhí)行RTL級仿真
467設(shè)計(jì)優(yōu)化
468對優(yōu)化后的設(shè)計(jì)執(zhí)行RTL級仿真
47基于Model Composer的DSP模型構(gòu)建
471Model Composer工具概述
472打開Model Composer工具
473創(chuàng)建一個矩陣運(yùn)算實(shí)現(xiàn)模型
474修改設(shè)計(jì)中模塊的參數(shù)
475執(zhí)行仿真并分析結(jié)果
476產(chǎn)生輸出
48在Model Composer導(dǎo)入C/C++代碼作為定制模塊
481建立C/C++代碼
482將代碼導(dǎo)入Model Composer
483將定制庫添加到庫瀏覽器中
第二篇數(shù)字信號處理的基本理論和FPGA實(shí)現(xiàn)方法
第5章CORDIC算法的原理與實(shí)現(xiàn)
51CORDIC算法原理
511圓坐標(biāo)系旋轉(zhuǎn)
512線性坐標(biāo)系旋轉(zhuǎn)
513雙曲線坐標(biāo)系旋轉(zhuǎn)
514CORDIC算法通用表達(dá)式
52CORDIC循環(huán)和非循環(huán)結(jié)構(gòu)硬件實(shí)現(xiàn)原理
521CORDIC循環(huán)結(jié)構(gòu)的原理和實(shí)現(xiàn)方法
522CORDIC非循環(huán)結(jié)構(gòu)的實(shí)現(xiàn)原理
523實(shí)現(xiàn)CORDIC非循環(huán)的流水線結(jié)構(gòu)
53向量幅度的計(jì)算
54CORDIC算法的性能分析
541迭代次數(shù)對精度的影響
542總量化誤差的確定
543近似誤差的分析
544舍入誤差的分析
545有效位deff的估算
546預(yù)測與仿真
55CORDIC算法的原理和實(shí)現(xiàn)方法
551CORDIC算法的收斂性
552CORDIC象限映射的實(shí)現(xiàn)
553向量模式下CORDIC迭代的實(shí)現(xiàn)
554旋轉(zhuǎn)模式下CORDIC迭代的實(shí)現(xiàn)
56CORDIC子系統(tǒng)的設(shè)計(jì)
561CORDIC單元的設(shè)計(jì)
562參數(shù)化CORDIC單元
563旋轉(zhuǎn)后標(biāo)定的實(shí)現(xiàn)
564旋轉(zhuǎn)后的象限解映射
57圓坐標(biāo)系算術(shù)功能的設(shè)計(jì)
571反正切的實(shí)現(xiàn)
572正弦和余弦的實(shí)現(xiàn)
573向量幅度的計(jì)算
58流水線技術(shù)的CORDIC實(shí)現(xiàn)
581帶有流水線并行陣列的實(shí)現(xiàn)
582串行結(jié)構(gòu)的實(shí)現(xiàn)
583比較并行和串行的實(shí)現(xiàn)
59向量幅值精度的研究
591CORDIC向量幅度：設(shè)計(jì)任務(wù)
592驗(yàn)證計(jì)算精度
第6章離散傅里葉變換的原理與實(shí)現(xiàn)
61模擬周期信號的分析——傅里葉級數(shù)
62模擬非周期信號的分析——傅里葉變換
63離散序列的分析——離散傅里葉變換
631離散傅里葉變換推導(dǎo)
632頻率離散化推導(dǎo)
633DFT的窗效應(yīng)
64短時(shí)傅里葉變換
65離散傅里葉變換的運(yùn)算量
66離散傅里葉算法的模型實(shí)現(xiàn)
661分析復(fù)數(shù)乘法的實(shí)現(xiàn)方法
662分析復(fù)數(shù)加法的實(shí)現(xiàn)方法
663運(yùn)行設(shè)計(jì)
第7章快速傅里葉變換的原理與實(shí)現(xiàn)
71快速傅里葉變換的發(fā)展
72Danielson-Lanczos引理
73按時(shí)間抽取的基2 FFT算法
74按頻率抽取的基2 FFT算法
75Cooley-Tuckey算法
76基4和基8的FFT算法
77FFT計(jì)算中的字長
78基于MATLAB的FFT分析
79基于模型的FFT設(shè)計(jì)與實(shí)現(xiàn)
710基于IP核的FFT實(shí)現(xiàn)
7101構(gòu)建頻譜分析模型
7102配置模型參數(shù)
7103設(shè)置仿真參數(shù)
7104運(yùn)行和分析仿真結(jié)果
711基于C和HLS的FFT建模與實(shí)現(xiàn)
7111創(chuàng)建新的設(shè)計(jì)工程
7112創(chuàng)建源文件
7113設(shè)計(jì)綜合
7114創(chuàng)建仿真測試文件
7115運(yùn)行協(xié)同仿真
7116添加PIPELINE命令
7117添加ARRAY_PARTITION命令
第8章離散余弦變換的原理與實(shí)現(xiàn)
81DCT的定義
82DCT-2和DFT的關(guān)系
83DCT的應(yīng)用
84二維DCT
841二維DCT原理
842二維DCT算法描述
85二維DCT的實(shí)現(xiàn)
851創(chuàng)建新的設(shè)計(jì)工程
852創(chuàng)建源文件
853設(shè)計(jì)綜合
854創(chuàng)建仿真測試文件
855運(yùn)行協(xié)同仿真
856添加PIPELINE命令
857修改PIPELINE命令
858添加PARTITION命令
859添加DATAFLOW命令
8510添加INLINE命令
8511添加RESHAPE命令
8512修改RESHAPE命令
第9章FIR濾波器和IIR濾波器的原理與實(shí)現(xiàn)
91模擬濾波器到數(shù)字濾波器的轉(zhuǎn)換
911微分方程近似
912雙線性交換
92數(shù)字濾波器的分類和應(yīng)用
93FIR濾波器的原理和結(jié)構(gòu)
931FIR濾波器的特性
932FIR濾波器的設(shè)計(jì)規(guī)則
94IIR濾波器的原理和結(jié)構(gòu)
941IIR濾波器的原理
942IIR濾波器的模型
943IIR濾波器的Z域分析
944IIR濾波器的性能和穩(wěn)定性
95DA FIR濾波器的設(shè)計(jì)
951DA FIR濾波器的設(shè)計(jì)原理
952移位寄存器模塊設(shè)計(jì)
953查找