嵌入式系統(tǒng)原理與應(yīng)用（第2版）

前言
第1章嵌入式系統(tǒng)概述
1.1嵌入式系統(tǒng)的概念與組成
1.1.1嵌入式系統(tǒng)的定義
1.1.2嵌入式系統(tǒng)的應(yīng)用過(guò)程和
發(fā)展趨勢(shì)
1.1.3嵌入式系統(tǒng)的組成
1.2嵌入式微處理器的結(jié)構(gòu)與類型
1.2.1嵌入式微控制器
1.2.2嵌入式DSP處理器
1.2.3嵌入式微處理器
1.2.4嵌入式片上系統(tǒng)
1.3計(jì)算機(jī)組成、體系結(jié)構(gòu)與嵌入式
處理器
1.3.1馮·諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)
1.3.2精簡(jiǎn)指令集計(jì)算機(jī)（RISC）
1.3.3流水線計(jì)算機(jī)
1.3.4嵌入式微處理器的信息存儲(chǔ)方式
1.4嵌入式應(yīng)用系統(tǒng)的開發(fā)流程
習(xí)題
第2章ARM微處理器體系結(jié)構(gòu)
2.1ARM微處理器的體系結(jié)構(gòu)與
特點(diǎn)
2.1.1ARM微處理器體系的結(jié)構(gòu)
2.1.2ARM微處理器體系的特點(diǎn)
2.2ARM微處理器系列介紹及
應(yīng)用選型
2.2.1ARM7微處理器系列
2.2.2ARM9微處理器系列
2.2.3ARM更為高級(jí)的微處理器系列
2.2.4ARM微處理器的應(yīng)用選型
2.3ARM的總線系統(tǒng)與接口
2.3.1ARM的總線系統(tǒng)
2.3.2ARM的JTAG調(diào)試接口
2.3.3ARM的協(xié)處理器接口
2.4ARM9體系結(jié)構(gòu)的存儲(chǔ)器組織
2.4.1ARM體系結(jié)構(gòu)的存儲(chǔ)器空間
2.4.2ARM9中的大端存儲(chǔ)與小端存儲(chǔ)
2.4.3I/O端口的訪問(wèn)方式
2.5ARM9微處理器的工作狀態(tài)與
運(yùn)行模式
2.5.1ARM9微處理器的工作狀態(tài)
2.5.2ARM9微處理器的運(yùn)行模式
2.6ARM9體系結(jié)構(gòu)的寄存器組織
2.6.1通用寄存器
2.6.2程序狀態(tài)寄存器
2.7ARM9微處理器的異常
2.7.1ARM9微處理器異常的概念
2.7.2ARM體系結(jié)構(gòu)的異常類型
2.7.3各種異常類型的含義
2.7.4異常的響應(yīng)過(guò)程
2.7.5應(yīng)用程序中的異常處理
習(xí)題
第3章ARM微處理器指令系統(tǒng)
3.1ARM9的指令格式
3.1.1ARM9微處理器的指令格式與
特點(diǎn)
3.1.2指令執(zhí)行的條件碼
3.2ARM9微處理器指令的尋址方式
與應(yīng)用
3.2.1立即數(shù)尋址方式與應(yīng)用示例
3.2.2寄存器尋址方式與應(yīng)用示例
3.2.3寄存器偏移尋址方式與應(yīng)用示例
3.2.4寄存器間接尋址方式與應(yīng)用示例
3.2.5基址+變址尋址方式與應(yīng)用示例
3.2.6多寄存器尋址方式與應(yīng)用示例
3.2.7堆棧尋址方式與應(yīng)用示例
3.2.8塊復(fù)制尋址方式與應(yīng)用示例
3.2.9相對(duì)尋址方式與應(yīng)用示例
3.3ARM9指令系統(tǒng)與應(yīng)用
3.3.1ARM數(shù)據(jù)處理指令與應(yīng)用示例
3.3.2寄存器裝載及存儲(chǔ)指令與
應(yīng)用示例
3.3.3ARM跳轉(zhuǎn)指令與應(yīng)用示例
3.3.4ARM雜項(xiàng)指令與應(yīng)用示例
3.3.5雜項(xiàng)指令在Bootloader中配置各種
異常棧頂指針綜合應(yīng)用示例
3.3.6ARM協(xié)處理器指令與應(yīng)用示例
3.3.7ARM偽指令與應(yīng)用示例
習(xí)題
第4章微處理器ARM程序設(shè)計(jì)
4.1ARM匯編偽指令
4.1.1數(shù)據(jù)常量定義偽指令
4.1.2數(shù)據(jù)變量定義偽指令
4.1.3內(nèi)存分配偽指令
4.1.4匯編控制偽指令
4.1.5匯編程序中常用偽指令
4.1.6匯編語(yǔ)言中的運(yùn)算符與表達(dá)式
4.1.7Linux操作系統(tǒng)中GNU開發(fā)環(huán)境下的
偽指令
4.2ARM匯編語(yǔ)言程序設(shè)計(jì)
4.2.1ARM匯編中的源文件類型
4.2.2ARM匯編語(yǔ)言的語(yǔ)句格式
4.2.3ARM匯編語(yǔ)言的程序結(jié)構(gòu)
4.3ARM匯編語(yǔ)言與C語(yǔ)言
混合編程
4.3.1基本的ATPCS
4.3.2匯編語(yǔ)言程序調(diào)用C語(yǔ)言程序
4.3.3C語(yǔ)言程序中調(diào)用匯編語(yǔ)言程序
4.3.4C語(yǔ)言程序中內(nèi)嵌匯編語(yǔ)言程序
4.3.5在匯編程序中訪問(wèn)C語(yǔ)言
程序變量
4.3.6嵌入式C語(yǔ)言中的幾個(gè)特殊
關(guān)鍵字
4.4ARM混合編程綜合應(yīng)用舉例
習(xí)題
第5章微處理器S3C2410A體系結(jié)構(gòu)
5.1微處理器S3C2410A介紹
5.1.1微處理器S3C2410A的體系結(jié)構(gòu)
5.1.2微處理器S3C2410A的內(nèi)部結(jié)構(gòu)
5.1.3微處理器S3C2410A的技術(shù)特點(diǎn)
5.2微處理器S3C2410A存儲(chǔ)器
控制器特性與空間分布
5.2.1微處理器S3C2410A存儲(chǔ)器
控制器特性
5.2.2微處理器S3C2410A存儲(chǔ)器
空間分布
5.3微處理器S3C2410A時(shí)鐘電路與時(shí)鐘
頻率管理
5.3.1微處理器S3C2410A外部
時(shí)鐘電路
5.3.2微處理器S3C2410A鎖相環(huán)
（PLL）
5.3.3微處理器S3C2410A時(shí)鐘
分頻控制
5.3.4微處理器S3C2410A時(shí)鐘頻率
管理與應(yīng)用示例
5.3.5S3C2410A工作頻率的設(shè)置與
分頻編程示例
5.4微處理器S3C2410A復(fù)位電路與
電源電路
5.4.1微處理器S3C2410A復(fù)位電路
5.4.2微處理器S3C2410A電源電路
5.5微處理器S3C2410A電源
功耗管理
5.5.1電源功耗管理模式及時(shí)鐘
功率配給
5.5.2慢速控制寄存器（CLKSLOW）的屬性
及其位功能
5.5.3電源功耗管理狀態(tài)轉(zhuǎn)換圖
習(xí)題
第6章嵌入式系統(tǒng)應(yīng)用產(chǎn)品
開發(fā)平臺(tái)
6.1硬件實(shí)驗(yàn)開發(fā)平臺(tái)
6.1.1FL2440開發(fā)板硬件資源簡(jiǎn)介
6.1.2PC與開發(fā)板的硬件連接
6.2軟件開發(fā)平臺(tái)
6.2.1交叉開發(fā)環(huán)境簡(jiǎn)介
6.2.2ADS1.2集成開發(fā)環(huán)境簡(jiǎn)介
6.2.3編寫應(yīng)用程序需要使用的
頭文件
6.2.4CodeWarrior IDE集成開發(fā)
環(huán)境的使用
6.2.5AXD調(diào)試器的使用
習(xí)題
第7章嵌入式存儲(chǔ)器系統(tǒng)及擴(kuò)展接口
電路
7.1嵌入式存儲(chǔ)器系統(tǒng)結(jié)構(gòu)組成
7.1.1嵌入式存儲(chǔ)器的層次結(jié)構(gòu)
及特點(diǎn)
7.1.2ARM9高速緩沖存儲(chǔ)器
（Cache）
7.1.3S3C2410A存儲(chǔ)器管理
單元（MMU）
7.1.4S3C2410A主存儲(chǔ)器分布以及
使用的存儲(chǔ)器類型
7.2存儲(chǔ)器控制寄存器
7.2.1存儲(chǔ)器控制寄存器介紹
7.2.2主存儲(chǔ)器芯片綜合配置編程
示例
7.38位/16位/32位內(nèi)存儲(chǔ)器芯片
擴(kuò)展設(shè)計(jì)
7.3.18位存儲(chǔ)器芯片擴(kuò)展設(shè)計(jì)
7.3.216位存儲(chǔ)器芯片擴(kuò)展設(shè)計(jì)
7.4Bank0 閃存Nor Flash
接口設(shè)計(jì)
7.4.1Nor F