Altera FPGA伴你玩轉(zhuǎn)USB3.0與LVDS

目錄

Contents

第1章FPGA、USB與LVDS概述

1.1FPGA發(fā)展概述

1.2FPGA的優(yōu)勢(shì)

1.3FPGA應(yīng)用領(lǐng)域

1.4FPGA開發(fā)流程

1.5USB接口概述

1.5.1USB發(fā)展史

1.5.2USB 3.0概述

1.6LVDS接口概述

第2章實(shí)驗(yàn)平臺(tái)板級(jí)電路詳解

2.1板級(jí)電路整體架構(gòu)

2.2電源電路

2.3FPGA時(shí)鐘與復(fù)位電路

2.3.1FPGA時(shí)鐘晶振電路

2.3.2FPGA復(fù)位電路

2.4FPGA配置電路

2.5FPGA供電電路

2.6DDR2芯片電路

2.7UART芯片電路

2.8LVDS接口與液晶屏背光接口電路

2.8.1差分走線

2.8.2阻抗匹配

2.8.3LVDS和單端信號(hào)間的串?dāng)_

2.8.4電磁干擾

2.8.5LVDS線纜選型

2.8.6LVDS連接器定義

2.9USB 3.0控制器FX3電路

2.10擴(kuò)展接口電路

2.11FPGA引腳定義

第3章軟件安裝與配置

3.1軟件下載和許可證申請(qǐng)

3.2Quartus Ⅱ與ModelSimAltera的安裝

3.3文本編輯器Notepad++安裝

3.4QuartusⅡ中使用Notepad++的關(guān)聯(lián)設(shè)置

3.5USBBlaster的驅(qū)動(dòng)安裝

3.5.1Windows XP系統(tǒng)的USBBlaster安裝

3.5.2在Windows 7系統(tǒng)安裝USBBlaster

3.5.3在Windows 8系統(tǒng)安裝USBBlaster

3.6串口芯片驅(qū)動(dòng)安裝

3.6.1驅(qū)動(dòng)安裝

3.6.2設(shè)備識(shí)別

3.7USB 3.0控制器FX3的SDK安裝

3.8USB 3.0控制器FX3的驅(qū)動(dòng)安裝


Altera FPGA伴你玩轉(zhuǎn)USB 3.0與LVDS


第4章第一個(gè)例程與FPGA下載配置概述

4.1LED閃爍與PLL配置實(shí)例

4.1.1功能概述

4.1.2新建Quartus Ⅱ工程

4.1.3IP核配置——PLL

4.1.4引腳分配

4.1.5閑置引腳設(shè)置

4.1.6Verilog代碼解析

4.2Altera FPGA配置方式概述

4.2.1AS配置方式

4.2.2PS配置方式

4.2.3JTAG配置方式

4.3基于JTAG的sof文件FPGA在線燒錄

4.4基于JTAG的jic文件SPI Flash固化

第5章DDR2、UART以及Nios Ⅱ?qū)嵗?br />
5.1DDR2控制器集成與讀/寫測(cè)試

5.1.1功能概述

5.1.2IP核配置——片內(nèi)RAM

5.1.3IP核配置——DDR2控制器

5.1.4DDR2引腳電平設(shè)置

5.1.5Verilog代碼解析

5.1.6板級(jí)調(diào)試

5.2UART2USB的Loopback收發(fā)實(shí)例

5.2.1功能概述

5.2.2Verilog代碼解析

5.2.3板級(jí)調(diào)試

5.3基于最小Nios Ⅱ系統(tǒng)的System ID打印實(shí)例

5.3.1Qsys系統(tǒng)概述

5.3.2Qsys工具基本使用

5.3.3Qsys組件添加與互連

5.3.4Qsys系統(tǒng)生成

5.3.5Quartus Ⅱ工程設(shè)計(jì)實(shí)現(xiàn)

5.3.6軟件開發(fā)工具EDS

5.3.7System ID外設(shè)寄存器

5.3.8板級(jí)調(diào)試

第6章USB 3.0控制器FX3實(shí)例

6.1基于FX3內(nèi)部DMA的USB傳輸Loopback實(shí)例

6.1.1功能概述

6.1.2固件編譯與固化文件生成

6.1.3硬件連接與設(shè)備識(shí)別

6.1.4FX3的USB Boot加載

6.1.5板級(jí)調(diào)試

6.2FX3的SPI Flash代碼固化

6.2.1啟動(dòng)設(shè)置

6.2.2SPI Flash固化

6.3基于FX3內(nèi)部DMA的USB數(shù)據(jù)吞吐量測(cè)試

6.3.1硬件連接

6.3.2FX3的USB Boot加載

6.3.3FX3的基本Streamer功能演示

6.4基于FX3的UVC傳輸協(xié)議實(shí)例

6.4.1硬件連接

6.4.2FX3的USB Boot加載

6.4.3UVC設(shè)備識(shí)別

6.5FX3固件 SlaveFIFO配置修改說明

6.5.1功能概述

6.5.2GPIF Ⅱ Designer開啟與工程加載

6.5.3GPIF Ⅱ接口配置與工程編譯

6.5.4IDE下固件工程加載

6.5.5IDE下固件工程編譯

6.6基于FPGAFX3 SlaveFIFO接口的Loopback實(shí)例

6.6.1功能概述

6.6.2固件下載

6.6.3FPGA代碼解析

6.6.4SignalTap Ⅱ在線邏輯分析儀查看接口時(shí)序

6.7基于FPGAFX3 SlaveFIFO接口的StreamOUT實(shí)例

6.7.1功能概述

6.7.2固件下載

6.7.3FPGA代碼解析

6.7.4SignalTap Ⅱ在線邏輯分析儀查看接口時(shí)序

6.7.5在Streamer中查看數(shù)據(jù)吞吐量

6.8基于FPGAFX3 SlaveFIFO接口的StreamIN實(shí)例

6.8.1功能概述

6.8.2固件下載

6.8.3FPGA代碼解析

6.8.4SignalTap Ⅱ在線邏輯分析儀查看接口時(shí)序

6.8.5Streamer工具測(cè)試數(shù)據(jù)吞吐量

第7章LVDS收發(fā)傳輸實(shí)例

7.1LVDS液晶屏驅(qū)動(dòng)實(shí)例

7.1.1功能概述

7.1.2IP核ALTLVDS_TX創(chuàng)建與配置

7.1.3IP核ALTLVDS_TX功能與接口說明

7.1.4代碼解析

7.1.5板級(jí)調(diào)試

7.2基于串口命令幀的LVDS液晶屏測(cè)試界面設(shè)計(jì)

7.2.1設(shè)計(jì)概述

7.2.2串口控制協(xié)議

7.2.3代碼解析

7.2.4板級(jí)調(diào)試

7.3LVDS數(shù)據(jù)收發(fā)實(shí)例

7.3.1功能概述

7.3.2IP核ALTLVDS_TX創(chuàng)建與配置

7.3.3IP核ALTLVDS_RX創(chuàng)建與配置

7.3.4位對(duì)齊處理

7.3.5代碼解析

7.3.6裝配說明

7.3.7板級(jí)調(diào)試

7.4帶CRC校驗(yàn)的LVDS數(shù)據(jù)收發(fā)實(shí)例

7.4.1功能概述

7.4.2CRC校驗(yàn)基本原理

7.4.3CRC8校驗(yàn)代碼生成

7.4.4代碼解析

7.4.5裝配說明

7.4.6板級(jí)調(diào)試

參考文獻(xiàn)