手把手教你設(shè)計(jì)CPU：RISC-V處理器篇

第 一部分 CPU與RISC-V綜述
第 1章 一文讀懂CPU之三生三世 2
1.1　眼看他起高樓，眼看他宴賓客，眼看他樓塌了——CPU眾生相 3
1.3　人生已是如此艱難，你又何必拆穿——CPU從業(yè)者的無(wú)奈 17
1.4　無(wú)敵是多么寂寞——ARM統(tǒng)治著的世界 18
1.4.1 獨(dú)樂(lè)樂(lè)與眾樂(lè)樂(lè)——ARM公司的盈利模式 18
1.4.2 小個(gè)子有大力量——無(wú)處不在的Cortex-M系列 21
1.4.3 移動(dòng)王者——Cortex-A系列在手持設(shè)備領(lǐng)域的巨大成功 23
1.4.4 進(jìn)擊的巨人——ARM進(jìn)軍PC與服務(wù)器領(lǐng)域的雄心 25
1.5　東邊日出西邊雨，道是無(wú)晴卻有晴——RISC-V登場(chǎng) 25
1.6　原來(lái)你是這樣的“薯片”——ARM的免費(fèi)計(jì)劃 28
1.7　舊時(shí)王謝堂前燕，飛入尋常百姓家——你也可以設(shè)計(jì)自己的處理器 28
第 2章 大道至簡(jiǎn)——RISC-V架構(gòu)之魂 29
2.1　簡(jiǎn)單就是美——RISC-V架構(gòu)的設(shè)計(jì)哲學(xué) 30
2.2　RISC-V指令集架構(gòu)簡(jiǎn)介 33
2.3　RISC-V軟件工具鏈 42
2.4　RISC-V和其他開(kāi)放架構(gòu)有何不同 44
第3章 亂花漸欲迷人眼——盤(pán)點(diǎn)RISC-V商業(yè)版本與開(kāi)源版本 46
3.1　各商業(yè)版本與開(kāi)源版本綜述 47
3.2　總結(jié) 53
第4章 開(kāi)源RISC-V——蜂鳥(niǎo)E200系列超低功耗Core與SoC 54
4.1　與眾不同的蜂鳥(niǎo)E200處理器 55
4.2　蜂鳥(niǎo)E200簡(jiǎn)介——蜂鳥(niǎo)雖小，五臟俱全 56
4.3　蜂鳥(niǎo)E200型號(hào)系列 57
4.4　蜂鳥(niǎo)E200性能指標(biāo) 58
4.5　蜂鳥(niǎo)E200配套SoC 59
4.6　蜂鳥(niǎo)E200配置選項(xiàng) 60
第二部分 手把手教你使用Verilog設(shè)計(jì)CPU
第5章 先見(jiàn)森林，后觀樹(shù)木——蜂鳥(niǎo)E200設(shè)計(jì)總覽和頂層介紹 65
5.1　處理器硬件設(shè)計(jì)概述 66
5.2　蜂鳥(niǎo)E200處理器核設(shè)計(jì)哲學(xué) 67
5.3　蜂鳥(niǎo)E200處理器核RTL代碼風(fēng)格介紹 68
5.4　蜂鳥(niǎo)E200模塊層次劃分 72
5.5　蜂鳥(niǎo)E200處理器核源代碼 73
5.6　蜂鳥(niǎo)E200處理器核配置選項(xiàng) 73
5.7　蜂鳥(niǎo)E200處理器核支持的RISC-V指令子集 74
5.8　蜂鳥(niǎo)E200處理器流水線(xiàn)結(jié)構(gòu) 74
5.9　蜂鳥(niǎo)E200處理器核頂層接口介紹 74
5.10　總結(jié) 77

第6章 流水線(xiàn)不是流水賬——蜂鳥(niǎo)E200流水線(xiàn)介紹 78
6.1　處理器流水線(xiàn)概述 79
6.2　處理器流水線(xiàn)中的亂序 83
6.3　處理器流水線(xiàn)中的反壓 84
6.4　處理器流水線(xiàn)中的沖突 84
6.5　蜂鳥(niǎo)E200處理器的流水線(xiàn) 86
6.6　總結(jié) 87

第7章 萬(wàn)事開(kāi)頭難嗎—— 一切從取指令開(kāi)始 88
7.1　取指概述 89
7.2　RISC-V架構(gòu)特點(diǎn)對(duì)于取指的簡(jiǎn)化 97
7.3　蜂鳥(niǎo)E200處理器的取指實(shí)現(xiàn) 101
7.4　總結(jié) 116

第8章 一鼓作氣，執(zhí)行力是關(guān)鍵——執(zhí)行 117
8.1　執(zhí)行概述 118
8.2　RISC-V架構(gòu)特點(diǎn)對(duì)于執(zhí)行的簡(jiǎn)化 121
8.3　蜂鳥(niǎo)E200處理器的執(zhí)行實(shí)現(xiàn) 123

第9章 善始者實(shí)繁，克終者蓋寡——交付 161
9.1　處理器交付、取消、沖刷 162
9.2　RISC-V架構(gòu)特點(diǎn)對(duì)于交付的簡(jiǎn)化 164
9.3　蜂鳥(niǎo)E200處理器交付硬件實(shí)現(xiàn) 164

第 10章 讓子彈飛一會(huì)兒——寫(xiě)回 170
10.1　處理器的寫(xiě)回 171
10.2　蜂鳥(niǎo)E200處理器的寫(xiě)回硬件實(shí)現(xiàn) 171

第 11章 哈弗還是比亞迪——存儲(chǔ)器架構(gòu) 178
11.1　存儲(chǔ)器架構(gòu)概述 179
11.2　RISC-V架構(gòu)特點(diǎn)對(duì)于存儲(chǔ)器訪(fǎng)問(wèn)指令的簡(jiǎn)化 183
11.3　RISC-V架構(gòu)的存儲(chǔ)器相關(guān)指令 184
11.4　蜂鳥(niǎo)E200處理器存儲(chǔ)器子系統(tǒng)硬件實(shí)現(xiàn) 185

第 12章 黑盒子的窗口——總線(xiàn)接口單元BIU 203

12.1　片上總線(xiàn)協(xié)議概述 204
12.2　自定義總線(xiàn)協(xié)議ICB 206
12.3　ICB總線(xiàn)的硬件實(shí)現(xiàn) 210
12.4　蜂鳥(niǎo)E200處理器核BIU 212
12.5　蜂鳥(niǎo)E200處理器SoC總線(xiàn) 214
12.6　總結(jié) 216

第 13章 不得不說(shuō)的故事——中斷和異常 217

13.1　中斷和異常概述 218
13.2　RISC-V架構(gòu)異常處理機(jī)制 221
13.3　RISC-V架構(gòu)中斷定義 226
13.4　RISC-V架構(gòu)異常相關(guān)CSR寄存器 232
13.5　蜂鳥(niǎo)E200異常處理的硬件實(shí)現(xiàn) 232

第 14章 最不起眼的，其實(shí)是最難的——調(diào)試機(jī)制 246

14.1　調(diào)試機(jī)制概述 247
14.2　RISC-V架構(gòu)的調(diào)試機(jī)制 249
14.3　蜂鳥(niǎo)E200調(diào)試機(jī)制的硬件實(shí)現(xiàn) 251
第 15章 動(dòng)如脫兔，靜若處子——低功耗的訣竅 260

15.1　處理器低功耗技術(shù)概述 261
15.2　RISC-V架構(gòu)的低功耗機(jī)制 265
15.3　蜂鳥(niǎo)E200低功耗機(jī)制的硬件實(shí)現(xiàn) 265
15.4　總結(jié) 275

第 16章 工欲善其事，必先利其器——RISC-V可擴(kuò)展協(xié)處理器 276

16.1　專(zhuān)用領(lǐng)域架構(gòu)DSA 277
16.2　RISC-V架構(gòu)的可擴(kuò)展性 278
16.3　蜂鳥(niǎo)E200的協(xié)處理器接口EAI 279
16.4　蜂鳥(niǎo)E200的協(xié)處理器參考示例 286

第三部分 使用Verilog進(jìn)行仿真和在FPGA SoC原型上運(yùn)行軟件

第 17章 冒個(gè)煙先——運(yùn)行Verilog仿真測(cè)試 292

17.1　E200開(kāi)源項(xiàng)目的代碼層次結(jié)構(gòu) 293
17.2　E200開(kāi)源項(xiàng)目的測(cè)試用例 294
17.3　E200開(kāi)源項(xiàng)目的測(cè)試平臺(tái)（TestBench） 298
17.4　在Verilog TestBench中運(yùn)行測(cè)試用例 299

第 18章 套上殼子上路——實(shí)現(xiàn)SoC和FPGA原型 302

18.1　Freedom E310 SoC簡(jiǎn)介 303
18.2　HBird-E200-SoC簡(jiǎn)介 304
18.3　HBird-E200-SoC FPGA原型平臺(tái) 311
18.4　蜂鳥(niǎo)E200專(zhuān)用FPGA開(kāi)發(fā)板 320

第 19章 畫(huà)龍點(diǎn)睛——運(yùn)行和調(diào)試軟件示例 321

19.1　Freedom-E-SDK平臺(tái)簡(jiǎn)介 322
19.2　SIRV-E-SDK平臺(tái)簡(jiǎn)介 323
19.3　使用SIRV-E-SDK運(yùn)行示例程序 325
19.4　使用GDB和OpenOCD調(diào)試示例程序 328
19.5　Windows圖形化IDE開(kāi)發(fā)工具 331

第 20章 是騾子是馬？拉出來(lái)遛遛——運(yùn)行跑分程序 332

20.1　跑分程序簡(jiǎn)介 333
20.2　Dhrystone簡(jiǎn)介 333
20.3　運(yùn)行Dhrystone Benchmark 335
20.4　CoreMark簡(jiǎn)介 337
20.5　運(yùn)行CoreMark Benchmark 338
20.6　總結(jié)與比較 340
附錄部分 RISC-V架構(gòu)詳述附錄A RISC-V架構(gòu)指令集介紹 342

附錄B RISC-V架構(gòu)CSR寄存器介紹 374

附錄C RISC-V架構(gòu)的PLIC介紹 384

附錄D 存儲(chǔ)器模型背景介紹 392

附錄E 存儲(chǔ)器原子操作指令背景介紹 397

附錄F RISC-V指令編碼列表 400

附錄G RISC-V偽指令列表 404