Xilinx FPGA原理與實踐：基于Vivado和Verilog HDL

定　價：￥37.00

作　者：	盧有亮著
出版社：	機械工業(yè)出版社
叢編項：	普通高等教育“十三五”規(guī)劃教材
標　簽：	暫缺

購買這本書可以去

ISBN：	9787111593348	出版時間：	2018-05-01	包裝：	平裝
開本：	16開	頁數：	236	字數：

內容簡介

　　本書以目前流行的Xilinx7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設計、VerilogHDL語言及Vivado的應用，并循序漸進地從組合邏輯和時序邏輯的開發(fā)開始，深入到FPGA的基礎應用、綜合應用和進階應用。本書具有理論和實踐緊密結合的特點，在內容的設計上既重視學生對基礎理論知識的認知過程，又通過由易到難的19個實踐逐步提高理論知識及培養(yǎng)開發(fā)能力，為學生提高FPGA設計開發(fā)能力及提高知識應用素質提供平臺與指導。通過本書的學習和實踐，學生能夠達到初級FPGA開發(fā)工程技術人員的水平。

作者簡介

暫缺《Xilinx FPGA原理與實踐：基于Vivado和Verilog HDL》作者簡介

圖書目錄

前　言
第1 章　FPGA基礎及電路設計 1
?。? １?。疲校牵?基礎及７系列ＦＰＧＡ基本原理１
　?。? １. １?。疲校牵?概述１
　?。? １. ２?。疲校牵?基本邏輯結構２
　　１. １. ３?。?系列ＦＰＧＡＣＬＢ４
　?。? １. ４?。?系列ＦＰＧＡ的ＩＯＢ８
　?。? １. ５　７系列ＦＰＧＡ及７ａ３５ｔｆｔｇ２５６￣１特性９
?。? ２　ＦＰＧＡ電路設計１１
　?。? ２. １?。疲校牵?的ＢＡＮＫ電路１１
　　１. ２. ２?。蹋牛?驅動電路１３
　　１. ２. ３　撥碼開關電路１３
　?。? ２. ４　按鍵電路１４
　?。? ２. ５　七段數碼管驅動電路１５
　　１. ２. ６?。郑牵?顯示驅動電路１７
　　１. ２. ７?。遥樱玻常?驅動電路１９
　?。? ２. ８　配置電路２０
　　１. ２. ９　ＸＡＤＣ接口和擴展接口２２
　習題２４
第2 章　Verilog HDL 語言與Vivado 25
?。? １　ＶｅｒｉｌｏｇＨＤＬ基本結構２５
　?。? １. １　一個簡單的組合邏輯實例２５
　?。? １. ２　一個簡單的時序邏輯實例２７
　?。? １. ３?。郑澹颍椋欤铮?ＨＤＬ結構要求２８
?。? ２　數據類型及變量、常量２９
　?。? ２. １　邏輯值和常量３０
　　２. ２. ２　線網型變量ｗｉｒｅ３０
　?。? ２. ３　寄存器類型ｒｅｇ３１
　?。? ２. ４　符號常量３２

　　２. ２. ５　存儲器型變量３２
?。? ３　運算符３３
　?。? ３. １　算術運算符３３
　?。? ３. ２　邏輯運算符３３
　　２. ３. ３　按位運算符３４
　?。? ３. ４　關系運算符３４
　?。? ３. ５　等式運算符３５
　　２. ３. ６　縮減運算符３５
　　２. ３. ７　移位運算符３５
　?。? ３. ８　條件運算符和拼接運算符３６
　?。? ３. ９　運算符的優(yōu)先級３７
?。? ４　語句３７
　?。? ４. １　賦值語句、結構說明語句、阻塞與非阻塞３８
　　２. ４. ２　條件語句４１
　?。? ４. ３　循環(huán)語句４３
?。? ５?。郑椋觯幔洌?初步４６
　　２. ５. １?。郑椋觯幔洌?獲取和安裝４７
　?。? ５. ２　Ｖｉｖａｄｏ主界面４７
　習題５０
第3 章　組合邏輯電路與Vivado 進階 51
?。? １　我的第一個工程———多數表決器５１
　?。? １. １　多數表決器的分析和邏輯實現５１
　　３. １. ２　多數表決器的工程創(chuàng)建５２
　?。? １. ３　多數表決器的ＶｅｒｉｌｏｇＨＤＬ源文件創(chuàng)建５６
　?。? １. ４　多數表決器的ＶｅｒｉｌｏｇＨＤＬ代碼實現及ＲＴＬ分析５８
　?。? １. ５　綜合５９
　?。? １. ６　約束６０
　?。? １. ７　實現６２
　?。? １. ８　仿真６３
　　３. １. ９　編程和調試６５
?。? ２?。常?譯碼器設計和ＩＰ核７０
　　３. ２. １　譯碼器的實現７０
　?。? ２. ２　譯碼器ＩＰ核生成７５
　３. ３　調用ＩＰ核實現多數表決器７８
　?。? ３. １　使用７４ｘ１３８實現多數表決器的設計７８
　?。? ３. ２　構建新工程并調用ＩＰ核７８
　習題８３
目　　錄Ⅶ　
第4 章　時序邏輯電路FPGA實現 84
?。? １　時鐘同步狀態(tài)機的設計８４
　?。? １. １　時鐘同步狀態(tài)機及其設計流程８４
　　４. １. ２　時鐘同步狀態(tài)機設計方法構建序列發(fā)生器８６
　?。? １. ３　狀態(tài)圖直接描述法實現序列發(fā)生器９０
?。? ２　同步計數器７４ｘ１６３的實現９４
?。? ３　移位寄存器的實現和應用９７
　?。? ３. １?。罚矗保梗?的實現９７
　?。? ３. ２　使用７４ｘ１９４ＩＰ核實現１１００１序列發(fā)生器１００
　習題１０４
第5 章　FPGA基本實踐 105
　５. １　流水燈實踐１０５
　?。? １. １　流水燈的關鍵設計１０５
　?。? １. ２　流水燈工程的Ｖｉｖａｄｏ實現１０６
　５. ２　數碼管動態(tài)顯示實踐１１１
　?。? ２. １　數碼管動態(tài)顯示原理分析１１１
　?。? ２. ２　數碼管動態(tài)顯示設計１１２
　?。? ２. ３　數碼管動態(tài)顯示工程的Ｖｉｖａｄｏ實現１１３
　　５. ２. ４　數碼管動態(tài)顯示ＩＰ核設計與實現１１７
　?。? ２. ５　調用ＩＰ核實現動態(tài)顯示１２０
　５. ３?。郑牵?顯示的實現１２３
　?。? ３. １?。郑牵?顯示基本原理１２３
　　５. ３. ２?。郑牵?顯示設計與實現１２５
　習題１３２
第6 章　FPGA綜合實踐 133
?。? １　電子秒表的設計與實現１３３
　?。? １. １　按鍵消抖１３３
　?。? １. ２　秒表綜合設計１３６
?。? ２　ＵＡＲＴ串行接口設計及通信實現１４２
　?。? ２. １　異步串行接口原理分析１４２
　?。? ２. ２　波特率及其他時鐘信號發(fā)生模塊設計１４３
　?。? ２. ３　串行發(fā)送程序設計１４５
　　６. ２. ４　串行接收程序設計１４８
　?。? ２. ５　串行通信頂層程序設計１５２
　　６. ２. ６　串行通信功能測試１５３
　習題１５５
Ⅷ?。兀椋欤椋睿?ＦＰＧＡ原理與實踐———基于Ｖｉｖａｄｏ和ＶｅｒｉｌｏｇＨＤＬ
第7 章　FPGA 進階——XADC、BRAM原理及電壓表、示波器設計 156
?。? １?。兀粒模?基本結構及寄存器１５６
　　７. １. １?。兀粒模?邏輯結構１５６
　　７. １. ２?。兀粒模?對外連接說明１５６
　　７. １. ３?。兀粒模?端口１５９
　?。? １. ４　ＸＡＤＣ狀態(tài)寄存器和控制寄存器１６０
　?。? １. ５　操作模式１６６
　?。? １. ６?。兀粒模?操作時序１６７
　７. ２　應用ＸＡＤＣ實現多路電壓采集及顯示１６８
　?。? ２. １　生成ＸＡＤＣＩＰ核實例１６８
　?。? ２. ２　使用ＸＡＤＣＩＰ核實現ＸＡＤＣ序列模式訪問模塊１７１
　　７. ２. ３?。? Ｄ序列采集和顯示實現１７５
　?。? ２. ４　序列采集及顯示測試１７９
　７. ３　應用ＸＡＤＣ及ＢＲＡＭ實現多通道示波器１８１
　?。? ３. １　塊存儲器ＢＲＡＭ原理１８１
　?。? ３. ２　塊內存生成ＩＰ的使用和仿真驗證１８６
　?。? ３. ３　多通道示波器的設計思路１９２
　?。? ３. ４　顯示內存設計及其訪問模塊構建及仿真１９３
　　７. ３. ５　波形發(fā)生器模塊設計及仿真１９６
　?。? ３. ６　ＶＧＡ顯示驅動模塊設計及仿真２０２
　　７. ３. ７　加入邏輯分析儀模塊及頂層模塊實現２０６
　?。? ３. ８　功能測試２０９
　習題２０９
附錄 211
　附錄Ａ?。悖罚幔常担簦妫簦纾玻担叮?引腳說明２１１
　附錄Ｂ　口袋實驗板資源２１８
　附錄Ｃ　實驗或課程設計教學安排２２９
　附錄Ｄ　分章節(jié)代碼匯總２３０
　附錄Ｅ　Ａ型實驗板參考約束文件２３２
參考文獻 236