計(jì)算機(jī)體系結(jié)構(gòu)新講

定　價(jià)：￥35.00

作　者：	羅忠文，楊林權(quán)，陳亮，龔君芳
出版社：	中國地質(zhì)大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787562534181	出版時(shí)間：	2015-12-01	包裝：
開本：	16開	頁數(shù)：	135	字?jǐn)?shù)：

內(nèi)容簡介

　　《計(jì)算機(jī)體系結(jié)構(gòu)新講》試圖用比較精簡的篇幅來概括性地介紹計(jì)算機(jī)從語言編寫的程序到終硬件執(zhí)行的整個(gè)過程，以便計(jì)算機(jī)及信息相關(guān)專業(yè)的學(xué)生對計(jì)算機(jī)軟、硬件結(jié)構(gòu)及構(gòu)成有一個(gè)總體了解?！队?jì)算機(jī)體系結(jié)構(gòu)新講》內(nèi)容大致上分為以下幾個(gè)方面。其一是計(jì)算機(jī)的系統(tǒng)軟件，擬從計(jì)算機(jī)語言出發(fā)，介紹低級的匯編語言，后到機(jī)器語言。在整個(gè)介紹過程中，將重點(diǎn)關(guān)注語言間的轉(zhuǎn)換。通過這個(gè)過程，讓同學(xué)理解編譯器及解釋器的工作原理。其二是對處理器設(shè)計(jì)的具體過程進(jìn)行分析。其三是介紹外設(shè)的訪問方法及一些重要的思想，如輪循、中斷、RA工D等。其四是通過計(jì)算機(jī)體系結(jié)構(gòu)來提高計(jì)算的性能，包括利用流水線結(jié)構(gòu)提高處理器的性能，通過高速緩存來提高內(nèi)存的訪問速度，通過虛擬內(nèi)存技術(shù)來擴(kuò)大內(nèi)存空間，并且重要的是提供了多個(gè)程序訪問內(nèi)存的一種良好機(jī)制。同時(shí)討論了面向大數(shù)據(jù)時(shí)代的倉庫式數(shù)據(jù)中心等。

作者簡介

暫缺《計(jì)算機(jī)體系結(jié)構(gòu)新講》作者簡介

圖書目錄

第一章匯編語言與匯編指令
第一節(jié) 概述
第二節(jié) 匯編指令
第三節(jié) 匯編指令中的操作數(shù)：寄存器
第四節(jié) 匯編指令中的操作數(shù)：立即數(shù)
第五節(jié) 匯編指令中的操作數(shù)：內(nèi)存
第六節(jié) MIPS程序控制指令
第七節(jié) 函數(shù)調(diào)用
第八節(jié) 邏輯運(yùn)算
第二章指令表示
第一節(jié) 以數(shù)的形式出現(xiàn)的指令
第二節(jié) 反匯編
第三節(jié) 偽指令
第三章浮點(diǎn)數(shù)
第一節(jié) 浮點(diǎn)數(shù)的表示
第二節(jié) IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)
第三節(jié) 特殊數(shù)的表示法
第四節(jié) MIPS浮點(diǎn)數(shù)結(jié)構(gòu)
第四章程序的運(yùn)行
第一節(jié) 解釋和翻譯
第二節(jié) 匯編器
第三節(jié) 鏈接器
第四節(jié) 裝入器
第五節(jié) 綜合例子
第五章電路基礎(chǔ)與基本計(jì)算模塊
第一節(jié) 同步數(shù)字系統(tǒng)
第二節(jié) 信號與波形
第三節(jié) 狀態(tài)單元
第四節(jié) 組合邏輯電路的表示
第五節(jié) 布爾代數(shù)
第六節(jié) 組合邏輯塊
第六章 CPU設(shè)計(jì)
第一節(jié) CPU設(shè)計(jì)引論
第二節(jié) 單周期指令CPU的數(shù)據(jù)通道設(shè)計(jì)
第三節(jié) 單周期指令CPU的控制通道設(shè)計(jì)
第七章流水線改進(jìn)性能
第一節(jié) 流水線結(jié)構(gòu)概述
第二節(jié) 結(jié)構(gòu)困境
第三節(jié) 控制困境
第四節(jié) 數(shù)據(jù)困境
第八章存儲(chǔ)設(shè)計(jì)
第一節(jié) 高速緩沖存儲(chǔ)器（cache）
第二節(jié) cache索引
第三節(jié) 內(nèi)存讀寫
第四節(jié) 虛擬內(nèi)存
第九章輸入輸出
第一節(jié) 輸入輸出概述
第二節(jié) 網(wǎng)絡(luò)
第三節(jié) 磁盤
第十章基于SOPC設(shè)計(jì)CPU
第一節(jié) QuartusII概覽
第二節(jié) 使用庫中模塊設(shè)計(jì)費(fèi)波拉契數(shù)計(jì)算器
第三節(jié) 分層設(shè)計(jì)實(shí)現(xiàn)一個(gè)計(jì)數(shù)器
第四節(jié) 用FPGA完成一個(gè)16位CPU的設(shè)計(jì)概述
第五節(jié) 基于FPGA設(shè)計(jì)寄存器文件
第六節(jié) 基于FPGA設(shè)計(jì)ALU和程序記數(shù)器
第七節(jié) 基于FPGA設(shè)計(jì)存儲(chǔ)器
第八節(jié) 基于FPGA設(shè)計(jì)控制邏輯
第九節(jié) 相關(guān)問題的討論
附錄
主要參考文獻(xiàn)