Cadence高速電路板設(shè)計(jì)與實(shí)踐（第2版）

第1章 Cadence Allegro SPB 16．6簡介
1．1 概述
1．2 功能特點(diǎn)
1．3 設(shè)計(jì)流程
第2章 Capture原理圖設(shè)計(jì)工作平臺(tái)
2．1 Design Entry CIS軟件功能介紹
2．2 原理圖工作環(huán)境
2．3 設(shè)置圖紙參數(shù)
2．4 設(shè)置打印屬性
第3章 制作元器件及創(chuàng)建元器件庫
3．1 OrCAD\\\\Capture元器件類型與元器件庫
3．2 創(chuàng)建新工程
3．3 創(chuàng)建復(fù)合封裝元器件
3．4 創(chuàng)建其他元器件
習(xí)題
第4章 創(chuàng)建新設(shè)計(jì)
4．1 原理圖設(shè)計(jì)規(guī)范
4．2 Capture基本名詞術(shù)語
4．3 放置元器件
4．4 創(chuàng)建分級模塊
4．5 修改元器件序號與元器件值
4．6 連接電路圖
4．7 添加網(wǎng)絡(luò)組
4．8 標(biāo)題欄的處理
4．9 添加文本和圖像
4．10 CIS抓取網(wǎng)絡(luò)元器件
習(xí)題
第5章 PCB設(shè)計(jì)預(yù)處理
5．1 編輯元器件的屬性
5．2 Capture到Allegro PCB Editor的信號屬性分配
5．3 建立差分對
5．4 Capture中總線（Bus）的應(yīng)用
5．5 元器件的自動(dòng)對齊與排列
5．6 原理圖繪制后續(xù)處理
5．6．1 設(shè)計(jì)規(guī)則檢查
5．6．2 回注（Back Annotation）
5．6．3 自動(dòng)更新元器件或網(wǎng)絡(luò)的屬性
5．6．4 生成網(wǎng)絡(luò)表
5．6．5 生成元器件清單和交互參考表
5．6．6 元器件屬性參數(shù)的輸出與輸入
習(xí)題
第6章 Allegro的屬性設(shè)置
6．1 Allegro的界面介紹
6．2 設(shè)置工具欄
6．3 定制Allegro環(huán)境
6．4 定義和運(yùn)行腳本
6．5 屬性參數(shù)的輸入與輸出
習(xí)題
第7章 焊盤制作
7．1 基本概念
7．2 熱風(fēng)焊盤的制作
7．3 貫通孔焊盤的制作
7．4 貼片焊盤的制作
第8章 元器件封裝的制作
8．1 封裝符號基本類型
8．2 集成電路封裝的制作
8．3 連接器（IO）封裝的制作
8．4 分立元器件（DISCRETE）封裝的制作
8．4．1 貼片式分立元器件封裝的制作
8．4．2 直插式分立元器件封裝的制作
8．4．3 自定義焊盤封裝制作
8．4．4 使用合并Shape創(chuàng)建組合幾何圖形
習(xí)題
第9章 PCB的建立
9．1 建立PCB
9．1．1 使用PCB向?qū)В˙oard Wizard）建立4層PCB
9．1．2 建立PCB機(jī)械符號
9．2 建立Demo設(shè)計(jì)文件
9．3 輸入網(wǎng)絡(luò)表
習(xí)題
第10章 PCB設(shè)計(jì)基礎(chǔ)
10．1 PCB相關(guān)問題
10．2 地平面與地跳躍
10．3 PCB的電氣特性
10．4 PCB布局/布線注意事項(xiàng)
10．4．1 元器件的布局
10．4．2 PCB疊層設(shè)置
10．4．3 線寬和線間距
第11章 設(shè)置設(shè)計(jì)約束
11．1 間距約束設(shè)置
11．2 物理規(guī)則設(shè)置
11．3 設(shè)定設(shè)計(jì)約束（Design Constraints）
11．4 設(shè)置元器件/網(wǎng)絡(luò)屬性
習(xí)題
第12章 布局
12．1 規(guī)劃PCB
12．2 手工擺放元器件
12．3 按Room快速擺放元器件
12．4 原理圖與Allegro交互擺放
12．5 交換
12．6 排列對齊元器件
12．7 使用PCB Router自動(dòng)布局
習(xí)題
第13章 敷銅
13．1 基本概念
13．2 為平面層建立形狀（Shape）
13．3 分割平面
13．4 分割復(fù)雜平面
習(xí)題
第14章 布線
14．1 布線的基本原則
14．2 布線的相關(guān)命令
14．3 定義布線的格點(diǎn)
14．4 手工布線
14．5 扇出（Fanout By Pick）
14．6 群組布線
14．7 自動(dòng)布線的準(zhǔn)備工作
14．8 自動(dòng)布線
14．9 控制并編輯線
14．9．1 控制線的長度
14．9．2 差分布線
14．9．3 添加T點(diǎn)
14．9．4 45°角布線調(diào)整（Miter By Pick）
14．9．5 改善布線的連接
14．10 優(yōu)化布線（Gloss）
習(xí)題
第15章 后處理
15．1 重新命名元器件序號
15．2 回注（Back Annotation）
15．3 文字面調(diào)整
15．4 建立絲印層
15．5 建立孔位圖
15．6 建立鉆孔文件
15．7 建立Artwork文件
15．8 輸出底片文件
15．9 瀏覽Gerber文件
習(xí)題
第16章 Allegro其他高級功能
16．1 設(shè)置過孔的焊盤
16．2 更新元器件封裝符號
16．3 Net和Xnet
16．4 技術(shù)文件的處理
16．5 設(shè)計(jì)重用
16．6 DFA檢查
16．7 修改env文件
習(xí)題
附錄A 使用LP Wizard自動(dòng)生成元器件封裝
A．1 制作QFN封裝
A．2 制作BGA封裝