Cortex-M處理器設(shè)計(jì)指南

出版者的話
譯者序
序
前言
第1章　Cortex-M處理器家族簡介 1
1.1　Cortex系列概述 1
1.2　Cortex-M3 2
1.3　先進(jìn)的架構(gòu)特性 5
1.4　Cortex-M0 6
1.5　Cortex-M0+ 9
1.6　Cortex-M4 10
1.7　DSP指令 12
第2章　為Cortex-M處理器家族開發(fā)軟件 14
2.1　引言 14
2.2　Keil微控制器開發(fā)套件 14
2.3　教程練習(xí) 15
2.4　安裝 15
2.5　練習(xí)：建立第一個(gè)程序 16
2.6　Blinky項(xiàng)目 16
2.6.1　寄存器窗口 21
2.6.2　反匯編窗口 21
2.7　項(xiàng)目配置 29
2.8　硬件調(diào)試 38
第3章　Cortex-M架構(gòu) 41
3.1　引言 41
3.2　Cortex-M指令集 41
3.3　編程器的模型與CPU寄存器 42
3.4　程序狀態(tài)寄存器 43
3.5　Q位和飽和運(yùn)算指令 43
3.6　中斷和多周期指令 44
3.7　條件執(zhí)行——IF THEN塊 44
3.8　練習(xí)：飽和運(yùn)算和條件執(zhí)行 46
3.9　Cortex-M內(nèi)存映射和總線 50
3.10　寫緩沖器 51
3.11　內(nèi)存屏障指令 52
3.12　系統(tǒng)控制模塊 52
3.13　位操作 53
3.14　練習(xí)：位段 55
3.15　專用位操作指令 55
3.16　系統(tǒng)時(shí)鐘定時(shí)器 56
3.17　嵌套向量中斷控制器 56
3.18　操作模式 57
3.19　中斷處理之輸入 57
3.20　中斷處理之退出 58
3.21　中斷處理之退出（重要） 59
3.22　練習(xí)：系統(tǒng)時(shí)鐘中斷 59
3.23　Cortex-M處理器異常 62
3.23.1　使用故障 63
3.23.2　總線故障 63
3.23.3　存儲管理器故障 63
3.23.4　硬故障 63
3.23.5　啟用故障異常 64
3.24　優(yōu)先級和搶占 64
3.25　組與子組 64
3.26　運(yùn)行時(shí)間優(yōu)先級控制 65
3.27　異常模式 66
3.27.1　NVIC尾鏈 66
3.27.2　NVIC遲到 67
3.27.3　NVIC POP搶占 67
3.28　練習(xí)：多中斷工作 68
3.29　引導(dǎo)加載程序支持 71
3.30　練習(xí)：引導(dǎo)加載程序 72
3.31　功率管理 75
3.31.1　進(jìn)入低功耗模式 76
3.31.2　配置低功耗模式 76
3.31.3　練習(xí)：低功耗模式 77
3.32　Cortex-M3 78
3.33　Cortex-M4 79
3.34　Cortex-M0 79
3.35　Cortex-M0+ 80
第4章　Cortex微控制器軟件接口標(biāo)準(zhǔn) 82
4.1　引言 82
4.2　CMSIS規(guī)范 83
4.3　CMSIS內(nèi)核 84
4.4　CMSIS RTOS 84
4.5　CMSIS DSP 85
4.6　CMSIS SVD和DAP 85
4.7　CMSIS基礎(chǔ) 85
4.8　編碼規(guī)則 86
4.9　MISRA C 86
4.10　CMSIS內(nèi)核結(jié)構(gòu) 88
4.11　啟動(dòng)代碼 88
4.12　系統(tǒng)代碼 89
4.13　設(shè)備頭文件 89
4.14　CMSIS內(nèi)核頭文件 91
4.15　中斷與異常 91
4.16　練習(xí)：CMSIS和用戶代碼對比 94
4.17　CMSIS內(nèi)核寄存器訪問 95
4.18　CMSIS內(nèi)核CPU內(nèi)在指令 96
4.19　練習(xí)：內(nèi)部位操作 97
4.20　CMSIS SIMD內(nèi)部指令 98
4.21　CMSIS內(nèi)核調(diào)試函數(shù) 98
4.22　練習(xí)：簡單ITM 98
第5章　先進(jìn)的架構(gòu)特性 100
5.1　引言 100
5.2　Cortex處理器操作模式 100
5.3　練習(xí)：堆棧配置 102
5.4　系統(tǒng)服務(wù)調(diào)用 103
5.5　練習(xí)：SVC 104
5.6　Pend_SVC異常 107
5.7　例子：Pend_SVC 108
5.8　處理器之間的事件 110
5.9　獨(dú)占訪問 110
5.10　練習(xí)：獨(dú)占訪問 111
5.11　存儲保護(hù)單元 112
5.12　配置MPU 114
5.13　練習(xí)：MPU配置 116
5.14　MPU子區(qū)間 120
5.15　MPU的局限性 120
5.16　AHB Lite總線接口 120
第6章　使用CMSIS RTOS進(jìn)行開發(fā) 122
6.1　引言 122
6.2　入門 122
6.3　創(chuàng)建一個(gè)項(xiàng)目 122
6.4　使用CMSIS RTOS的第一步 123
6.5　線程 123
6.6　從RTOS開始 125
6.7　練習(xí)：第一個(gè)CMSIS RTOS項(xiàng)目 126
6.8　創(chuàng)建線程 127
6.9　練習(xí)：創(chuàng)建和管理線程 128
6.10　線程管理和優(yōu)先級 130
6.11　練習(xí)：創(chuàng)建和管理線程Ⅱ 130
6.12　多個(gè)實(shí)例 132
6.13　練習(xí)：多個(gè)線程實(shí)例 132
6.14　構(gòu)建代碼并啟動(dòng)調(diào)試器 132
6.15　時(shí)間管理 133
6.16　時(shí)間延遲 133
6.17　等待事件 134
6.18　練習(xí)：時(shí)間管理 134
6.19　虛擬定時(shí)器 134
6.20　練習(xí)：虛擬定時(shí)器 135
6.21　空閑的守護(hù)進(jìn)程 136
6.22　練習(xí)：空閑的線程 137
6.23　線程間的通信 138
6.24　練習(xí)：信號 139
6.25　練習(xí)：中斷信號 140
6.26　練習(xí)：CMSIS RTX和SVC異常 141
6.27　練習(xí)：信號量發(fā)信號 144
6.27.1　使用信號量 145
6.27.2　發(fā)信號 145
6.27.3　多路復(fù)用 145
6.27.4　練習(xí)：多路復(fù)用 146
6.27.5　會合 146
6.28　練習(xí)：會合 147
6.29　練習(xí)：信號量隔離 148
6.29.1　信號量注意事項(xiàng) 148
6.29.2　互斥 148
6.29.3　練習(xí)：互斥 149
6.29.4　互斥注意事項(xiàng) 150
6.29.5　數(shù)據(jù)交換 150
6.30　消息隊(duì)列 151
6.31　練習(xí)：消息隊(duì)列 152
6.32　內(nèi)存池 152
6.33　郵箱隊(duì)列 153
6.34　練習(xí)：郵箱 154
6.34.1　配置 155
6.34.2　線程定義 155
6.34.3　系統(tǒng)定時(shí)器配置 156
6.34.4　時(shí)間片配置 156
6.34.5　調(diào)度選項(xiàng) 156
6.34.6　優(yōu)先級反轉(zhuǎn) 158
6.34.7　練習(xí)：優(yōu)先級反轉(zhuǎn) 158
第7章　基于Cortex-M4的實(shí)用DSP 160
7.1　引言 160
7.2　Cortex-M4硬件浮點(diǎn)單元 160
7.3　FPU整體 161
7.4　FPU寄存器 161
7.5　啟用FPU 162
7.6　異常與FPU 162
7.7　使用FPU 163
7.8　練習(xí)：浮點(diǎn)單元 163
7.9　Cortex-M4 DSP和SIMD指令 166
7.10　練習(xí)：SIMD指令 169
7.11　練習(xí)：優(yōu)化DSP算法 171
7.12　CMSIS DSP庫 176
7.13　CMSIS DSP庫函數(shù) 176
7.14　練習(xí)：使用DSP庫 177
7.15　DSP數(shù)據(jù)處理技術(shù) 180
7.16　練習(xí)：使用塊處理的FIR濾波器 181
7.17　具有Q數(shù)的定點(diǎn)DSP 183
7.18　練習(xí)：定點(diǎn)FFT 184
7.19　實(shí)時(shí)處理設(shè)計(jì) 185
7.20　緩沖技術(shù)：雙緩沖器或環(huán)形緩沖器 185
7.21　緩沖技術(shù)：FIFO消息隊(duì)列 186
7.22　平衡加載 188
7.23　練習(xí)：RTX ⅡR 189
7.24　負(fù)責(zé)加載和直接存儲訪問的控制器 191
第8章　使用CoreSight進(jìn)行調(diào)試 193
8.1　引言 193
8.2　CoreSight硬件 194
8.3　調(diào)試器硬件 195
8.4　CoreSight調(diào)試架構(gòu) 195
8.5　練習(xí)：CoreSight調(diào)試 196
8.6　硬件配置 196
8.7　軟件配置 197
8.8　調(diào)試局限性 201
8.9　指令追蹤 201
8.10　練習(xí)：建立ITM 201
8.11　使用RTX RTOS的ITM進(jìn)行軟件測試 204
8.12　錯(cuò)誤任務(wù) 204
8.13　軟件測試任務(wù) 205
8.14　練習(xí)：使用ITM進(jìn)行軟件測試 205
8.15　使用ETM進(jìn)行指令追蹤 208
8.16　練習(xí)：使用ETM追蹤 209
8.17　系統(tǒng)控制模塊的調(diào)試支持 212
8.18　故障追蹤 213
8.19　練習(xí)：處理器故障異常 214
8.20　CMSIS SVD 216
8.21　練習(xí)：CMSIS SVD 217
8.22　CMSIS DAP 220
8.23　Cortex-M0+ MTB 221
8.24　練習(xí)：MTB 221
8.25　調(diào)試特性總結(jié) 223
附錄 224
書籍 226