本書是基于課堂教學和全國大學生電子設計競賽的特點和需要進行編寫的。通過項目簡明而系統(tǒng)地介紹了FPGA/CPLD應用技術的相關內容。第一篇包括FPGA/CPLD的基本結構、開發(fā)流程及開發(fā)環(huán)境,硬件描述語言(VHDL)的基本知識。第二篇側重應用開發(fā),共分為9個項目,依據CDIO理念,把相關知識融入項目中學習。項目4~項目9為常用邏輯單元電路,訓練讀者基本的VHDL程序設計能力,掌握VHDL程序結構和VHDL并行語句與順序語句。項目10~項目12為綜合實用型項目,旨在培養(yǎng)讀者的VHDL程序設計能力,有助于讀者掌握VHDL層次化設計。 本書在取材和編排上力求理論聯系實際、由淺入深、循序漸進。每個項目后面附有小結和習題,便于讀者學習和教學使用。 本書內容精練、實踐性和針對性強、實例豐富,既可作為電子信息類專業(yè)學生參加電子設計競賽、技能大賽的培訓教材,也可作為高等專科和職業(yè)院校電子類專業(yè)學生的教材與參考書。