計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)發(fā)展概述
1.1.1 計(jì)算機(jī)的發(fā)展歷史
1.1.2 微型計(jì)算機(jī)的發(fā)展
1.1.3 計(jì)算機(jī)的發(fā)展趨勢(shì)
1.2 計(jì)算機(jī)系統(tǒng)的組成和工作原理
1.2.1 計(jì)算機(jī)的硬件
1.2.2 計(jì)算機(jī)的軟件
1.2.3 計(jì)算機(jī)的硬件和軟件的關(guān)系
1.2.4 計(jì)算機(jī)的工作原理
1.3 計(jì)算機(jī)的性能指標(biāo)
1.3.1 基本字長
1.3.2 存儲(chǔ)容量
1.3.3 運(yùn)算速度
1.3.4 系統(tǒng)可靠性
1.3.5 外設(shè)和軟件的配置
習(xí)題1

第2章 計(jì)算機(jī)運(yùn)算基礎(chǔ)
2.1 帶符號(hào)數(shù)的編碼
2.1.1 原碼
2.1.2 補(bǔ)碼
2.1.3 反碼
2.1.4 移碼
2.1.5 四種機(jī)器碼的比較
2.2 定點(diǎn)數(shù)據(jù)表示
2.2.1 定點(diǎn)整數(shù)表示
2.2.2 定點(diǎn)小數(shù)表示
2.2.3 無符號(hào)數(shù)表示
2.3 浮點(diǎn)數(shù)據(jù)表示
2.3.1 浮點(diǎn)數(shù)據(jù)表示的格式和特點(diǎn)
2.3.2 浮點(diǎn)數(shù)的表示范圍和規(guī)格化
2.3.3 IEEE 754標(biāo)準(zhǔn)
2.3.4 浮點(diǎn)數(shù)表示和定點(diǎn)數(shù)的比較
2.4 補(bǔ)碼的加減運(yùn)算及溢出判斷
2.4.1 補(bǔ)碼加法運(yùn)算
2.4.2 補(bǔ)碼減法運(yùn)算
2.4.3 溢出判斷
2.5 移位運(yùn)算
2.5.1 算術(shù)移位
2.5.2 邏輯移位
習(xí)題 2

第3章 數(shù)字邏輯基礎(chǔ)
3.1 邏輯代數(shù)的三種基本運(yùn)算
3.1.1 邏輯與運(yùn)算
3.1.2 邏輯或運(yùn)算
3.1.3 邏輯非運(yùn)算
3.2 邏輯代數(shù)的基本公式和運(yùn)算規(guī)則
3.2.1 邏輯代數(shù)的基本公式
3.2.2 邏輯代數(shù)的三個(gè)重要運(yùn)算規(guī)則
3.2.3 邏輯函數(shù)的化簡
3.2.4 邏輯函數(shù)的變換
3.3 基本邏輯電路
3.3.1 基本門電路
3.3.2 復(fù)合門電路
3.3.3 三態(tài)門電路
3.4 組合邏輯電路
3.4.1 組合邏輯電路的分析與設(shè)計(jì)
3.4.2 譯碼器
3.4.3 編碼器
3.4.4 數(shù)據(jù)選擇器
3.4.5 加法器
3.5 時(shí)序邏輯電路
3.5.1 時(shí)序邏輯電路的分析與設(shè)計(jì)
3.5.2 觸發(fā)器
3.5.3 寄存器
3.5.4 計(jì)數(shù)器
習(xí)題3

第4章 中央處理器
4.1 中央處理器的組成
4.1.1 運(yùn)算器
4.1.2 控制器
4.1.3 寄存器組
4.2 8086 CPU
4.2.1 8086 CPU的功能結(jié)構(gòu)
4.2.2 8086 CPU的寄存器
4.2.3 8086 CPU的引腳信號(hào)及功能
4.2.4 8086 CPU對(duì)存儲(chǔ)器的訪問
4.3 Pentium系列CPU
4.3.1 Pentium系列CPU內(nèi)部結(jié)構(gòu)
4.3.2 Pentium 系列CPU的特點(diǎn)
4.4 現(xiàn)代CPU采用的新技術(shù)
4.4.1 浮點(diǎn)運(yùn)算
4.4.2 向量運(yùn)算
4.4.3 流水線計(jì)算機(jī)
4.4.4 超標(biāo)量計(jì)算機(jī)
4.4.5 超長指令計(jì)算機(jī)
4.4.6 多核計(jì)算機(jī)
習(xí)題4

第5章 指令系統(tǒng)
5.1 指令系統(tǒng)概述
5.1.1 指令的基本格式
5.1.2 指令的操作碼
5.1.3 指令的地址碼
5.2 80X86尋址方式
5.2.1 指令尋址
5.2.2 數(shù)據(jù)尋址
5.2.3 80X86 尋址方式的特點(diǎn)
5.3 80X86 CPU的常用指令
5.3.1 數(shù)據(jù)傳送指令
5.3.2 算術(shù)運(yùn)算指令
5.3.3 邏輯運(yùn)算指令
5.3.4 移位運(yùn)算指令
5.3.5 程序控制指令
5.3.6 其他指令
5.4 CISC和RISC
5.4.1 計(jì)算機(jī)指令系統(tǒng)的發(fā)展
5.4.2 CISC技術(shù)
5.4.3 RISC技術(shù)
習(xí)題 5

第6章 匯編語言程序設(shè)計(jì)
6.1 匯編語言概述
6.1.1 匯編語言程序的處理過程
6.1.2 匯編語言語句的類型和格式
6.1.3 匯編語言的數(shù)據(jù)項(xiàng)和表達(dá)式
6.2 80X86匯編語言偽指令
6.2.1 數(shù)據(jù)定義偽指令
6.2.2 符號(hào)定義偽指令
6.2.3 段和過程定義偽指令
6.3 80X86匯編語言程序結(jié)構(gòu)
6.3.1 順序程序
6.3.2 分支程序
6.3.3 循環(huán)程序
6.3.4 子程序
6.4 系統(tǒng)功能調(diào)用和程序的動(dòng)態(tài)調(diào)試
6.4.1 系統(tǒng)功能調(diào)用
6.4.2 動(dòng)態(tài)調(diào)試程序DEBUG
習(xí)題6

第7章 存儲(chǔ)系統(tǒng)
7.1 存儲(chǔ)系統(tǒng)概述
7.1.1 存儲(chǔ)器的分類
7.1.2 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
7.1.3 存儲(chǔ)器的主要技術(shù)指標(biāo)
7.2 隨機(jī)存儲(chǔ)器RAM
7.2.1 靜態(tài)MOS存儲(chǔ)器
7.2.2 動(dòng)態(tài)MOS存儲(chǔ)器
7.3 只讀存儲(chǔ)器ROM
7.3.1 掩膜只讀存儲(chǔ)器
7.3.2 可編程只讀存儲(chǔ)器
7.3.3 可擦可編程只讀存儲(chǔ)器
7.3.4 閃存
7.4 主存儲(chǔ)器容量的擴(kuò)充
7.4.1 位擴(kuò)展
7.4.2 字?jǐn)U展
7.3.3 字位同時(shí)擴(kuò)展
7.3.4 存儲(chǔ)器模塊
7.5 提高存儲(chǔ)系統(tǒng)性能的技術(shù)
7.5.1 高速緩存
7.5.2 虛擬存儲(chǔ)器
7.5.3 并行存儲(chǔ)器
7.6 外存儲(chǔ)器
7.6.1 硬盤存儲(chǔ)器
7.6.2 光盤存儲(chǔ)器
7.6.3 U盤存儲(chǔ)器
習(xí)題7

第8章 總線技術(shù)
8.1 總線概述
8.1.1 總線的類型
8.1.2 總線的組成
8.1.3 總線的性能指標(biāo)
8.2 總線的數(shù)據(jù)傳輸
8.2.1 總線數(shù)據(jù)傳送的過程
8.2.2 總線數(shù)據(jù)傳送的控制方式
8.3 常見總線
8.3.1 總線標(biāo)準(zhǔn)
8.3.2 ISA總線和EISA總線
8.3.3 PCI總線
8.3.4 PCI Express總線
8.3.5 USB總線
8.4 主板
8.4.1 主板的結(jié)構(gòu)
8.4.2 主板上的主要芯片
8.4.3 主板上的插座、插槽和外設(shè)接口
習(xí)題8

第9章 輸入/輸出接口與中斷技術(shù)
9.1 輸入/輸出接口概述
9.1.1 I/O接口的基本功能
9.1.2 I/O接口的類型
9.2 中斷技術(shù)
9.2.1 中斷概述
9.2.2 中斷的過程
9.2.3 80X86中斷系統(tǒng)
9.3 CPU與外設(shè)數(shù)據(jù)傳送的方式
9.3.1 程序查詢傳送方式
9.3.2 程序中斷傳送方式
9.3.3 DMA傳送方式
9.4 可編程接口
9.4.1 可編程并行接口8255A
9.4.2 可編程串行接口8251A
9.4.3 可編程定時(shí)/計(jì)數(shù)器接口8253
9.4.4 可編程中斷接口8259A
9.4.5 可編程模擬接口
習(xí)題9

第10章 常用外部設(shè)備
10.1 外部設(shè)備概述
10.1.1 外部設(shè)備的類型
10.1.2 外部設(shè)備的功能
10.1.3 外部設(shè)備發(fā)展趨勢(shì)
10.2 輸入設(shè)備
10.2.1 鍵盤
10.2.2 鼠標(biāo)
10.2.3 觸摸屏
10.2.4 掃描儀
10.2.5 其他輸入設(shè)備
10.3 輸出設(shè)備
10.3.1 顯示器
10.3.2 打印機(jī)
習(xí)題10
參考文獻(xiàn)