計算機(jī)組成與結(jié)構(gòu)

前言
教學(xué)建議
第1章 計算機(jī)系統(tǒng)概述
　1.1 計算機(jī)的發(fā)展
　1.2 計算機(jī)系統(tǒng)的組成
　　1.2.1 硬件系統(tǒng)
　　1.2.2 軟件系統(tǒng)
　1.3 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
　1.4 計算機(jī)系統(tǒng)結(jié)構(gòu)
　　1.4.1 計算機(jī)組成與系統(tǒng)結(jié)構(gòu)
　　1.4.2 計算機(jī)系統(tǒng)結(jié)構(gòu)的分類
　1.5 計算機(jī)系統(tǒng)性能分析
　　1.5.1 計算機(jī)系統(tǒng)的主要性能指標(biāo)
　　1.5.2 CPU性能分析
　　1.5.3 系統(tǒng)性能的改進(jìn)
　1.6 本章小結(jié)
　習(xí)題
第2章 運(yùn)算方法和運(yùn)算器
　2.1 計算機(jī)中的數(shù)據(jù)表示
　　2.1.1 計算機(jī)中常用數(shù)制
　　2.1.2 數(shù)據(jù)編碼
　　2.1.3 數(shù)值型數(shù)據(jù)的表示
　　2.1.4 定點數(shù)和浮點數(shù)表示
　　2.1.5 數(shù)據(jù)校驗碼
　2.2 定點數(shù)加、減法運(yùn)算
　　2.2.1 補(bǔ)碼定點加、減法運(yùn)算方法
　　2.2.2 溢出判斷方法
　2.3 定點數(shù)乘法運(yùn)算
　　2.3.1 原碼一位乘法
　　2.3.2 原碼兩位乘法
　　2.3.3 補(bǔ)碼一位乘法
　　2.3.4 補(bǔ)碼兩位乘法
　　2.3.5 陣列乘法器
　2.4 定點數(shù)除法運(yùn)算
　　2.4.1 原碼除法
　　2.4.2 補(bǔ)碼除法
　　2.4.3 陣列除法器
　2.5 浮點數(shù)運(yùn)算
　　2.5.1 浮點數(shù)加、減法
　　2.5.2 浮點數(shù)乘、除法
　2.6 運(yùn)算器的組成與結(jié)構(gòu)
　　2.6.1 加法器
　　2.6.2 算術(shù)邏輯單元
　　2.6.3 定點運(yùn)算器
　　2.6.4 浮點運(yùn)算器
　2.7 運(yùn)算方法與運(yùn)算器的綜合例題
　2.8 本章小結(jié)
　習(xí)題
第3章 存儲系統(tǒng)
　3.1 存儲系統(tǒng)概述
　　3.1.1 存儲器分類
　　3.1.2 存儲系統(tǒng)的層次結(jié)構(gòu)
　　3.1.3 存儲系統(tǒng)的性能評價
　3.2 主存儲器
　　3.2.1 主存儲器概述
　　3.2.2 靜態(tài)隨機(jī)存取存儲器
　　3.2.3 動態(tài)隨機(jī)存取存儲器
　　3.2.4 只讀存儲器
　　3.2.5 主存儲器設(shè)計
　3.3 輔助存儲器
　　3.3.1 磁記錄原理與記錄方式
　　3.3.2 硬盤存儲器
　　3.3.3 磁表面存儲器的主要技術(shù)指標(biāo)
　　3.3.4 磁盤陣列
　　3.3.5 光盤存儲器
　3.4 高速緩沖存儲器（Cache）
　　3.4.1 Cache的工作原理
　　3.4.2 地址映像與替換策略
　　3.4.3 Cache的性能與結(jié)構(gòu)
　　3.4.4 Cache存儲器實例
　3.5 虛擬存儲器
　　3.5.1 虛擬存儲器概述
　　3.5.2 段式虛擬存儲器
　　3.5.3 頁式虛擬存儲器
　　3.5.4 段頁式虛擬存儲器
　　3.5.5 虛擬存儲器的工作過程
　3.6 并行存儲器
　　3.6.1 多體交叉存儲器
　　3.6.2 雙端口存儲器
　　3.6.3 相聯(lián)存儲器
　3.7 存儲系統(tǒng)綜合分析與設(shè)計舉例
　3.8 本章小結(jié)
　習(xí)題3
第4章 指令系統(tǒng)
　4.1 指令系統(tǒng)概述
　4.2 指令格式
　　4.2.1 指令的基本格式
　　4.2.2 操作碼編碼
　　4.2.3 操作數(shù)的類型
　4.3 尋址方式
　　4.3.1 指令的尋址方式
　　4.3.2 操作數(shù)的尋址方式
　4.4 指令類型
　　4.4.1 數(shù)據(jù)傳送指令
　　4.4.2 算術(shù)運(yùn)算與邏輯運(yùn)算指令
　　4.4.3 移位操作指令
　　4.4.4 程序控制指令
　　4.4.5 輸入/輸出指令
　　4.4.6 其他指令
　4.5 CISC與RISC
　4.6 典型指令系統(tǒng)簡介
　　4.6.1 PDP-11機(jī)指令系統(tǒng)
　　4.6.2 Pentium機(jī)指令系統(tǒng)
　4.7 指令系統(tǒng)綜合分析與設(shè)計舉例
　4.8 本章小結(jié)
　習(xí)題4
第5章 中央處理器
　5.1 CPU概述
　5.2 控制器的功能、組成及類型
　　5.2.1 控制器的功能
　　5.2.2 控制器的組成
　　5.2.3 控制器的類型
　5.3 時序及控制方式
　　5.3.1 指令時序
　　5.3.2 時序信號發(fā)生器
　　5.3.3 時序控制方式
　5.4 指令執(zhí)行過程
　　5.4.1 指令執(zhí)行的基本步驟
　　5.4.2 典型指令的指令周期
　　5.4.3 指令執(zhí)行流程設(shè)計舉例
　5.5 組合邏輯控制器
　　5.5.1 組合邏輯控制的基本原理
　　5.5.2 組合邏輯控制器的設(shè)計
　5.6 微程序控制器
　　5.6.1 微程序控制的相關(guān)基本概念
　　5.6.2 微程序控制的基本原理
　　5.6.3 微程序控制器與組合邏輯控制器的比較
　5.7 微程序設(shè)計
　　5.7.1 微指令的分類
　　5.7.2 微程序流控制
　　5.7.3 微程序控制方式及時序控制
　　5.7.4 微程序設(shè)計方法
　　5.7.5 微程序設(shè)計舉例
　5.8 CPU綜合分析與設(shè)計舉例
　5.9 本章小結(jié)
　習(xí)題5
第6章 總線
　6.1 總線概述
　　6.1.1 總線的工作原理
　　6.1.2 總線的類型
　　6.1.3 總線的性能指標(biāo)
　6.2 總線的連接方式
　6.3 總線控制
　　6.3.1 總線仲裁
　　6.3.2 數(shù)據(jù)傳送控制
　　6.3.3 總線數(shù)據(jù)傳送模式
　6.4 總線標(biāo)準(zhǔn)
　6.5 本章小結(jié)
　習(xí)題6
第7章 輸入/輸出系統(tǒng)
　7.1 輸入/輸出設(shè)備
　　7.1.1 外圍設(shè)備的作用與分類
　　7.1.2 輸入設(shè)備
　　7.1.3 輸出設(shè)備
　7.2 I/O接口
　　7.2.1 I/O接口的功能與組成
　　7.2.2 I/O設(shè)備的編址方式
　　7.2.3 I/O接口的類型
　7.3 程序直接控制方式
　7.4 程序中斷傳送方式
　　7.4.1 中斷系統(tǒng)概述
　　7.4.2 中斷的處理過程
　　7.4.3 多級中斷與中斷屏蔽
　　7.4.4 中斷源識別與判優(yōu)電路
　7.5 直接存儲器存取方式
　　7.5.1 DMA方式概述
　　7.5.2 DMA控制器
　　7.5.3 DMA的傳送方式
　　7.5.4 DMA的數(shù)據(jù)傳送過程
　7.6 通道方式與外圍處理機(jī)方式
　　7.6.1 通道的功能
　　7.6.2 通道的類型
　　7.6.3 通道的工作過程
　　7.6.4 外圍處理機(jī)方式
　7.7 輸入/輸出系統(tǒng)綜合舉例
　7.8 本章小結(jié)
　習(xí)題7
第8章 流水線與多處理機(jī)
　8.1 流水線工作原理
　　8.1.1 指令的重疊執(zhí)行與先行控制
　　8.1.2 流水線的表示方法
　　8.1.3 流水線的分類
　　8.1.4 流水線性能分析
　8.2 流水線調(diào)度
　　8.2.1 流水線相關(guān)性及其處理
　　8.2.2 非線性流水線的沖突
　　8.2.3 非線性流水線的調(diào)度
　8.3 超標(biāo)量處理機(jī)與超流水線處理機(jī)
　8.4 向量處理機(jī)
　　8.4.1 向量處理的方式
　　8.4.2 向量處理機(jī)的結(jié)構(gòu)
　　8.4.3 向量處理機(jī)的性能指標(biāo)
　8.5 互連網(wǎng)絡(luò)
　　8.5.1 互連網(wǎng)絡(luò)的特征與特性參數(shù)
　　8.5.2 互連函數(shù)
　8.6 陣列處理機(jī)
　　8.6.1 陣列處理機(jī)模型
　　8.6.2 陣列處理機(jī)的基本結(jié)構(gòu)
　8.7 多處理機(jī)
　　8.7.1 多處理機(jī)的結(jié)構(gòu)及特點
　　8.7.2 多處理機(jī)的分類
　8.8 本章小結(jié)
　習(xí)題8
參考文獻(xiàn)