EDA數(shù)字系統(tǒng)設(shè)計(jì)案例實(shí)踐

第1章 碼制轉(zhuǎn)換器設(shè)計(jì)
1.1 格雷碼與BCD碼
1.1.1 格雷碼簡述
1.1.2 BCD碼簡述
1.2 方案設(shè)計(jì)與論證
1.2.1 格雷碼轉(zhuǎn)換為自然二進(jìn)制碼的方案設(shè)計(jì)與論證
1.2.2 自然二進(jìn)制碼轉(zhuǎn)換為8421BCD碼的方案設(shè)計(jì)與論證
1.3 原理圖邏輯設(shè)計(jì)
1.3.1 設(shè)計(jì)邏輯電路圖
1.3.2 原理圖邏輯輸入及仿真測(cè)試
1.4 VHDL硬件描述語言設(shè)計(jì)
1.4.1 設(shè)計(jì)方案論證
1.4.2 硬件描述語言設(shè)計(jì)輸入方法
1.5 總結(jié)
1.6 相關(guān)設(shè)計(jì)課題
課題1：自然二進(jìn)制碼到格雷碼轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)
課題2：8421BCD碼到其他BCD碼的轉(zhuǎn)換電路設(shè)計(jì)
1.7 參考文獻(xiàn)
第2章 數(shù)值比較器設(shè)計(jì)
2.1 引言
2.2 數(shù)值比較器的設(shè)計(jì)原理
2.3 原理圖邏輯設(shè)計(jì)
2.3.1 設(shè)計(jì)邏輯電路圖
2.3.2 原理圖邏輯輸入及仿真測(cè)試
2.4 VHDL硬件描述語言設(shè)計(jì)
2.4.1 一位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.4.2 不帶擴(kuò)展端的四位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.4.3 帶擴(kuò)展位的四位數(shù)值比較器的硬件描述語言設(shè)計(jì)
2.5 總結(jié)
2.6 相關(guān)設(shè)計(jì)課題
課題1：六位數(shù)值比較器的設(shè)計(jì)
課題2：六十四位數(shù)值比較器的設(shè)計(jì)
2.7 參考文獻(xiàn)
第3章 算術(shù)電路設(shè)計(jì)
3.1 引言
3.2 加法器的設(shè)計(jì)
3.2.1 原理圖邏輯設(shè)計(jì)
3.2.2 VHDL硬件描述語言設(shè)計(jì)
3.3 乘法器的設(shè)計(jì)
3.3.1 原理圖邏輯設(shè)計(jì)
3.3.2 VHDL硬件描述語言設(shè)計(jì)
3.4 總結(jié)
3.5 相關(guān)設(shè)計(jì)課題
課題1：十六位加法器的設(shè)計(jì)
課題2：八位乘法器的設(shè)計(jì)
3.6 參考文獻(xiàn)
第4章 2421 BCD碼十進(jìn)制遞增計(jì)數(shù)器設(shè)計(jì)
4.1 引言
4.2 系統(tǒng)總體設(shè)計(jì)
4.2.1 系統(tǒng)方案設(shè)計(jì)
4.2.2 設(shè)計(jì)方式和設(shè)計(jì)步驟
4.3 原理圖邏輯設(shè)計(jì)
4.3.1 設(shè)計(jì)邏輯電路圖
4.3.2 原理圖邏輯輸入及仿真測(cè)試
4.4 VHDL硬件描述語言設(shè)計(jì)
4.4.1 計(jì)數(shù)器硬件描述語言設(shè)計(jì)方案論證
4.4.2 計(jì)數(shù)器硬件描述語言設(shè)計(jì)輸入方法
4.5 總結(jié)
4.6 相關(guān)設(shè)計(jì)課題
課題1：雙模遞增計(jì)數(shù)器的設(shè)計(jì)
課題2：具有異步清零、同步置數(shù)功能的同步8421BCD碼十進(jìn)制計(jì)數(shù)器設(shè)計(jì)
課題3：具有異步清零、同步可逆功能的四位二進(jìn)制計(jì)數(shù)器設(shè)計(jì)
4.7 參考文獻(xiàn)
第5章 串并/并串轉(zhuǎn)鐵器 設(shè)計(jì)
第6章 序列發(fā)生器的設(shè)計(jì)
第7章 序列檢測(cè)器的設(shè)計(jì)
第8章 電子鐘電路設(shè)計(jì)
附錄A ispDesignEXPERT開發(fā)軟件
附錄B ISE開發(fā)軟件
附錄C ModelSim開發(fā)軟件
附錄D MAX+PLUSII開發(fā)軟件