流處理器研究與設計

第1章　緒論
1.1　VLSI技術(shù)的發(fā)展對處理器體系結(jié)構(gòu)的影響
1.2　應用對體系結(jié)構(gòu)提出的新要求
1.3　高性能體系結(jié)構(gòu)面臨新的挑戰(zhàn)
1.3.1　專用處理器
1.3.2　通用微處理器
1.3.3　DSP與可編程的媒體處理器
1.4　新興的流處理器
1.4.1　Imagine和Merrimac
1.4.2　CELL處理器
1.4.3　基于片上存儲的VIRAM體系結(jié)構(gòu)
1.4.4　片內(nèi)多處理機體系結(jié)構(gòu)的代表：RAW和TRIPS
1.4.5　流計算模型SCORE
1.4.6　新型流體系結(jié)構(gòu)小結(jié)
第2章　流處理
2.1　流處理思想
2.2　硬件結(jié)構(gòu)模型
2.2.1　解耦合計算和訪存
2.2.2　多級存儲層次
2.3　流處理實例及與向量處理的比較
2.4　小結(jié)
第3章　流處理器微體系結(jié)構(gòu)
3.1　流體系結(jié)構(gòu)設計思想
3.1.1　控制子系統(tǒng)
3.1.2　存儲子系統(tǒng)
3.1.3　計算子系統(tǒng)
3.1.4　對外接口
3.2　流處理器的指令集設計技術(shù)
3.2.1　流級指令
3.2.2　kernel級指令
3.3　流處理器的流水線設計技術(shù)
3.3.1　核心指令執(zhí)行流水線的組織結(jié)構(gòu)
3.3.2　流數(shù)據(jù)訪問流水線的組織結(jié)構(gòu)
3.3.3　流水線的數(shù)據(jù)通路及其相關(guān)處理
3.4　流處理器計算子系統(tǒng)的設計
3.4.1　簇內(nèi)寄存器文件系統(tǒng)
3.4.2　簇內(nèi)交叉互連開關(guān)
3.4.3　運算單元 ALU和DSQ
3.4.4　計算簇內(nèi)便箋存儲器設計
3.4.5　計算簇間的通信單元設計
3.4.6　流IO單元設計
3.5　流處理器控制子系統(tǒng)的設計
3.5.1　核心指令控制邏輯
3.5.2　流指令控制邏輯
3.5.3　標量處理器核的控制邏輯
3.6　流處理器存儲子系統(tǒng)的設計
3.6.1　流寄存器文件
3.6.2　Cache
3.6.3　DRAM存儲器
3.7　流處理器核對外接口的設計
3.7.1　與標量處理器核的接口
3.7.2　多片流處理器核互連接口
3.7.3　片上總線接口
3.8　提高性能的優(yōu)化設計討論
3.8.1　條件流
3.8.2　片上索引流
3.8.3　軟件流水
3.9　流處理器實例
3.9.1　用于數(shù)字媒體處理的流處理器Storm
3.9.2　用于科學計算的流處理器FT64
3.10　小結(jié)
第4章　流處理器協(xié)同機制
4.1　概述
4.2　軟件協(xié)同控制機制
4.2.1　軟件協(xié)同的工作原理
4.2.2　協(xié)處理中間件
4.3　硬件協(xié)同控制機制
4.3.1　異構(gòu)核協(xié)同單元
4.3.2　協(xié)處理中間件
4.3.3　異構(gòu)核協(xié)同任務的實現(xiàn)
4.4　異構(gòu)核間的數(shù)據(jù)傳輸
4.4.1　分離片外存儲空間
4.4.2　共享片外存儲空間
4.5　小結(jié)
第5章　流編程模型與編譯器
5.1　流編程模型
5.1.1　流級程序
5.1.2　核心程序
5.1.3　StreamC/KernelC語言
5.1.4　層次化的流編譯器結(jié)構(gòu)
5.2　核心級編譯器設計
5.2.1　核心級編譯器流程
5.2.2　VLIW調(diào)度
5.2.3　通信調(diào)度
5.2.4　寄存器分配
5.3　流級編譯器設計
5.3.1　流級編譯概述
5.3.2　流級編譯的流程
5.3.3　流調(diào)度
5.4　其他流編程語言與編譯環(huán)境
5.5　小結(jié)
第6章　流應用與編程
6.1　流應用概述
6.2　流應用的映射
6.2.1　程序特征分析
6.2.2　劃分數(shù)據(jù)流圖
6.2.3　計算核心的編寫
6.2.4　流組織及其常用方法
6.3　媒體應用實例：高清H.264編碼
6.3.1　H.264簡介
6.3.2　流化平臺介紹
6.3.3　H.264的流化實現(xiàn)
6.3.4　H.264的流化結(jié)果分析
6.4　科學計算實例：梅森素數(shù)求解法
6.4.1　梅森素數(shù)及其求解方法LUCAS
6.4.2　LUCAS-Lehmer法的流式實現(xiàn)
6.4.3　LUCAS流式算法在FT64上的性能分析和評測
6.5　小結(jié)
第7章　多核流處理器設計
7.1　流體系結(jié)構(gòu)多維可擴展性
7.1.1　簇內(nèi)擴展
7.1.2　簇間擴展
7.1.3　多核擴展
7.2　多核流體系結(jié)構(gòu)
7.2.1　多核流體系結(jié)構(gòu)的頂層硬件結(jié)構(gòu)
7.2.2　流傳輸協(xié)議
7.2.3　流互連網(wǎng)絡模塊
7.3　TiSA多核流程序的設計與編譯
7.3.1　面向多核的流程序設計
7.3.2　多核流程序的靜態(tài)編譯
7.4　流體系結(jié)構(gòu)的多維擴展代價與性能
7.4.1　VLSI開銷
7.4.2　性能效率
7.5　小結(jié)
第8章　未來流處理器研究
8.1　非規(guī)則流研究
8.2　編程模式研究
8.3　基于流模型的多核調(diào)度
8.4　通用領(lǐng)域的發(fā)展
8.5　其他的研究點
8.6　小結(jié)
參考文獻