基于FPGA和CPLD的數(shù)字系統(tǒng)設(shè)計(jì)

第1章 可編程邏輯介紹
1.1 本書引言
1.2 電子電路：模擬和數(shù)字
1.2.1 引言
1.2.2 連續(xù)時間與離散時間
1.2 3模擬與數(shù)字
1.3 數(shù)字邏輯的歷史
1.4 可編程邏輯與離散邏輯
1.5 可編程邏輯器件與處理器
1.6 可編程邏輯的類型
1.6.1 簡單可編程邏輯器件(SPLD)
1.6.2 復(fù)雜可編程邏輯器件(CPLD)
1.6.3 現(xiàn)場可編程門陣列(FPGA)
1.7 PLD配置技術(shù)
1.8 可編程邏輯供應(yīng)商
1.9 可編程邏輯的設(shè)計(jì)方法和工具
1.9.1 引言
1.9.2 典型的PLD設(shè)計(jì)流程
1.10 技術(shù)趨勢
參考文獻(xiàn)
習(xí)題
第2章 電子系統(tǒng)設(shè)計(jì)
2.1 引言
2.2 串行產(chǎn)品開發(fā)過程與并行工程過程
2.2.1 引言：
2.2.2 串行產(chǎn)品開發(fā)過程
2.2.3 并行工程過程
2.3 流程圖
2.4 框圖
2.5 Gaiski—Kuhn圖
2.6 硬件一軟件協(xié)同設(shè)計(jì)
2.7 正式驗(yàn)證
2.8 嵌入式系統(tǒng)和實(shí)時操作系統(tǒng)
2.9 電子系統(tǒng)級設(shè)計(jì)
2.10 創(chuàng)建設(shè)計(jì)規(guī)范
2.11 統(tǒng)一建模語言
2.12 閱讀元件數(shù)據(jù)手冊(DataSheet)
2.13 數(shù)字輸入／輸出
2.13.1 引言
2.13.2 邏輯值定義
2.13.3 噪聲容限
2.13.4 邏輯電路連接
2.14 并行和串行接口
2.14.1 引言
2.14.2 并行I／O
2.14.3 串行I／O
2.15 系統(tǒng)復(fù)位
2.16 系統(tǒng)時鐘
2.17 電源
2.18 功率管理
2.19 印制電路板和多芯片組件
2.20 片上系統(tǒng)和系統(tǒng)級封裝
2.21 機(jī)電一體化系統(tǒng)
2.22 知識產(chǎn)權(quán)
2.23 CE和FCC標(biāo)志
參考文獻(xiàn)
習(xí)題
第3章 PCB設(shè)計(jì)
3.1 引言
3.2 什么是PCB
3.2.1 定義
3.2.2 PCB的結(jié)構(gòu)
3.2.3 典型元件
3.3 設(shè)計(jì)、生產(chǎn)和測試
3.3.1 PCB設(shè)計(jì)
3.3.2 PCB生產(chǎn)
3.3.3 PCB測試
3.4 環(huán)境因素
3.4.1 引言
3.4.2 WEEE法令
3.4.3 RoHS法令
3.4.4 無鉛焊劑
3.4.5 電磁兼容性
3.5 PCB設(shè)計(jì)案例研究
3.5.1 概述
3.5.2 系統(tǒng)概述
3.5.3 CPLD開發(fā)板
3.5.4 LCD和十六進(jìn)制鍵盤
3.5.5 PC接口板
3.5.6 數(shù)字I／O板
3.5.7 模擬I／O板
3.6 技術(shù)趨勢
參考文獻(xiàn)
習(xí)題
第4章 設(shè)計(jì)語言
4.1 引言
4.2 軟件編程語言
4.2.1 引言
4.2.2 C語言
4.2.3 C++
4.2.4 Java
4.2.5 VisualBasic
4.2.6 腳本語言
4.2.7 PHP
4.3 硬件描述語言
4.3.1 引言
4.3.2 VHDL
4.3.3 Verilog-HDL
4.3.4 Verilog-A
4.3.5 VHDL-AMS
4.3.6 Verilog-AMS
4.4 SPICE
4.5 SystemC
4.6 SystemVerilog
4.7 數(shù)學(xué)建模工具
參考文獻(xiàn)
習(xí)題
第5章 數(shù)字邏輯設(shè)計(jì)概論
5.1 引言
5.2 數(shù)字系統(tǒng)
5.2.1 引言
5.2.2 十進(jìn)制與無符號二進(jìn)制之間的轉(zhuǎn)換
5.2.3 有符號的二進(jìn)制數(shù)
5.2.4 格雷碼
5.2.5 BCD碼
5.2.6 八進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換
5.2.7 十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換
5.3 二進(jìn)制數(shù)據(jù)處理
5.3.1 引言
5.3.2 邏輯運(yùn)算
5.3.3 布爾代數(shù)
5.3.4 組合邏輯門
5.3.5 真值表
5.4 組合邏輯設(shè)計(jì)
5.4.1 引言
5.4.2 與非邏輯和或非邏輯
5.4.3 卡諾圖
5.4.4 無關(guān)項(xiàng)
5.5 時序邏輯設(shè)計(jì)
5.5.1 引言
5.5.2 電平敏感鎖存器和邊沿觸發(fā)的觸發(fā)器
5.5.3 D鎖存器和D型觸發(fā)器
5.5.4 計(jì)數(shù)器設(shè)計(jì)
5.5.5 狀態(tài)機(jī)設(shè)計(jì)
5.5.6 摩爾機(jī)和米利機(jī)的比較
5.5.7 移位寄存器
5.5.8 數(shù)字掃描路徑
5.6 存儲器
5.6.1 引言
5.6.2 隨機(jī)存取存儲器RAM
5.6.3 只讀存儲器ROM
參考文獻(xiàn)
習(xí)題
第6章 VHDL數(shù)字邏輯設(shè)計(jì)介紹
6.1 引言
6.2 基于HDL的設(shè)計(jì)
6.3 設(shè)計(jì)輸入方法
6.3.1 引言
6.3.2 原理圖輸入
6.3.3 HDL設(shè)計(jì)輸入
6.4.邏輯綜合
6.5 實(shí)體、結(jié)構(gòu)體、包以及配置
6.5.1 引言
6.5.2 與門(ANDGate)例子
……
第7章 數(shù)字信號處理導(dǎo)論
第8章 數(shù)字邏輯與現(xiàn)實(shí)世界的接口：A／D轉(zhuǎn)換，D／A轉(zhuǎn)換和電力電子技術(shù)
第9章 電子系統(tǒng)測試
第10章 系統(tǒng)級設(shè)計(jì)
其他參考文獻(xiàn)
術(shù)語表