FPGA應用開發(fā)實戰(zhàn)技巧精粹

第1章 基礎知識
　1.1 FPGA簡介
　1.2 FPGA基本結構
　　1.2.1 FPGA的基本結構
　　1.2.2 Altera FPGA基本結構
　　1.2.3 Xilinx FPGA基本結構
　1.3 FPGA的應用
　1.4 FPGA設計流程
　1.5 FPGA的常用開發(fā)工具
　1.6 FPGA設計技術展望
　　1.6.1 未來可編程器件的發(fā)展趨勢
　　1.6.2 未來EDA設計方法的發(fā)展趨勢
第2章 Xilinx FPGA設計技巧
　2.1 ISE基本使用技巧
　　2.1.1 新建項目的技巧
　　2.1.2 新建HDL文件的技巧
　　2.1.3 添加HDL文件的技巧
　　2.1.4 新建原理圖設計的技巧
　　2.1.5 在原理圖中調用模塊的技巧
　　2.1.6 編輯原理圖的技巧
　　2.1.7 用Constraints Editor設置約束的技巧
　　2.1.8 用PACE設置引腳與區(qū)域約束的技巧
　　2.1.9 使用XST進行綜合的技巧
　　2.1.10 設計實現(xiàn)的技巧
　　2.1.11 生成下載文件的技巧
　　2.1.12 下載FPGA的技巧
　2.2 仿真驗證技巧
　　2.2.1 新建測試平臺的技巧
　　2.2.2 圖形化編輯激勵信號的技巧
　　2.2.3 在ISE中仿真的技巧
　　2.2.4 在ISE中調用Model Sim的技巧
　　2.2.5 使用ModelSim行為仿真的技巧
　2.3 命令行方式使用ISE的技巧
　　2.3.1 調用命令行的技巧
　　2.3.2 命令行的語法技巧
　　2.3.3 NGDBUILD命令使用技巧
　　2.3.4 MAP命令使用技巧
　　2.3.5 PAR命令使用技巧
　　2.3.6 BITGEN命令使用技巧
　　2.3.7 TRACE命令使用技巧
　　2.3.8 DATA2MEM命令使用技巧
　　2.3.9 自動執(zhí)行命令行的技巧
　2.4 CORE Generator使用技巧
　　2.4.1 新建CORE Generator 項目的技巧
　　2.4.2 新建IP的技巧
　　2.4.3 修改已有IP的參數(shù)的技巧
　　2.4.4 Architecture Wizard使用技巧
　　2.4.5 在設計中例化IP的技巧
　　2.4.6 選擇不同版本IP的技巧
　2.5 使用Xilinx硬件資源的技巧
　　2.5.1 DCM使用技巧
　　2.5.2 PMCD使用技巧
　　2.5.3 BLOCK RAM使用技巧
　　2.5.4 分布式RAM使用技巧
　　2.5.5 FIFO使用技巧
　　2.5.6 IDDR使用技巧
　　2.5.7 ODDR使用技巧
　2.6 設置約束的技巧
　　2.6.1 使用UCF文件的技巧
　　2.6.2 編寫UCF文件的語法技巧
　　2.6.3 設置TNM_NET分組約束的技巧
　　2.6.4 設置TNM分組約束的技巧
　　2.6.5 設置TIMESPEC時序約束的技巧
　　2.6.6 設置AREA_GROUP 約束的技巧
　　2.6.7 設置DRIVE約束的技巧
　　2.6.8 設置IBUF_DELAY_VALUE約束的技巧
　　2.6.9 設置IFD_DELAY_VALUE約束的技巧
　　2.6.10 設置IOBDELAY 約束的技巧
　　2.6.11 設置KEEP約束的技巧
　　2.6.12 設置IOSTANDARD約束的技巧
　　2.6.13 設置KEEP_HIERARCHY約束的技巧
　　2.6.14 設置IOB約束的技巧
　　2.6.15 設置LOC約束的技巧
　　2.6.16 設置OFFSET約束的技巧
　　2.6.17 設置PERIOD約束的技巧
　　2.6.18 設置PIN約束的技巧
　　2.6.19 設置TIMEGRP約束的技巧
　2.7 Chipscope調試技巧
　　2.7.1 使用Chipscope Inserter的技巧
　　2.7.2 生成ChipScope下載文件的技巧
　　2.7.3 使用ChipScope下載FPGA的技巧
　　2.7.4 使用ChipScope Analyzer的技巧
　　2.7.5 直接從ISE調用Chip Scope的技巧
　　2.7.6 使用ICON Core的技巧
　　2.7.7 使用ILA Core的技巧
第3章 Altera FPGA設計技巧
　3.1 使用Altera 器件的技巧
　　3.1.1 PLL的使用技巧
　　3.1.2 LVDS的使用技巧
　　3.1.3 FIFO的使用技巧
　　3.1.4 Embedded RAM的使用技巧
　　3.1.5 Shift Register的使用技巧
　　3.1.6 動態(tài)相位對準(DPA)的使用技巧
　　3.1.7 Virtual JTAG的使用技巧
　　3.1.8 DSP塊的使用技巧
　3.2 使用Quartus開發(fā)的基本技巧
　　3.2.1 運行新項目向導的技巧
　　3.2.2 設置項目參數(shù)的技巧
　　3.2.3 添加HDL設計的技巧
　　3.2.4 新建HDL設計的技巧
　　3.2.5 運行時序向導設置時序約束的技巧
　　3.2.6 編譯設計的技巧
　　3.2.7 配置FPGA的技巧
　3.3 使用Quartus輸入設計的技巧
　　3.3.1 使用版本兼容的設計的技巧
　　3.3.2 使用Block Editor的技巧
　　3.3.3 使用Text Editor的技巧
　　3.3.4 使用Symbol Editor的技巧
　　3.3.5 使用Megafunction的技巧
　　3.3.6 使用語言模板的技巧
　3.4 使用Quartus綜合的技巧
　　3.4.1 設置綜合屬性的技巧
　　3.4.2 綜合VHDL和Verilog設計的技巧
　　3.4.3 使用編譯指令和屬性的技巧
　　3.4.4 使用邏輯選項的技巧
　　3.4.5 優(yōu)化綜合網表的技巧
　　3.4.6 檢查設計可靠性的技巧
　　3.4.7 查看狀態(tài)機綜合結果的技巧
　　3.4.8 查看綜合報告的技巧
　　3.4.9 使用增量綜合的技巧
　3.5 使用Quartus布局布線的技巧
　　3.5.1 配置編譯器的技巧
　　3.5.2 創(chuàng)建引腳分配的技巧
　　3.5.3 查看編譯結果的技巧
　　3.5.4 設置布局布線選線的技巧
　　3.5.5 使用資源優(yōu)化向導的技巧
　3.6 時序分析的技巧
　　3.6.1 查看時序分析結果的技巧
　　3.6.2 執(zhí)行多時鐘時序分析的技巧
　　3.6.3 設定多周期路徑的技巧
　　3.6.4 查看特殊路徑時序結果的技巧
　　3.6.5 使用時序優(yōu)化器的技巧
　　3.6.6 使用LogicLock改善時序要求的技巧
　　3.6.7 使用漸進式編譯改善時序的技巧
　3.7 使用Quartus仿真的技巧
　　3.7.1 設置仿真工具的技巧
　　3.7.2 創(chuàng)建波形文件的技巧
　　3.7.3 生成仿真輸出文件的技巧
　　3.7.4 生成仿真庫的技巧
　　3.7.5 分析仿真結果的技巧
　　3.7.6 使用仿真器工具的技巧
　3.8 使用Quartus下載的技巧
　　3.8.1 創(chuàng)建下載文件的技巧
　　3.8.2 加載文件格式轉換的技巧
　　3.8.3 使用Programmer配置器件的技巧
　　3.8.4 建立輔助下載文件的技巧
　3.9 SignalTap II調試技巧
　　3.9.1 設置和運行Logic Analyzer的技巧
　　3.9.2 增量式編譯使用Signal TapII的技巧
　　3.9.3 使用外部邏輯分析儀的技巧
　　3.9.4 使用SignalProbe的技巧　　
　　3.9.5 使用RTL查看器的技巧
　　3.9.6 使用技術映射查看器的技巧
　　3.9.7 使用芯片編輯器的技巧
　3.10 使用Altera IP Core的技巧
　　3.10.1 啟動MegaWizard Plug-In的技巧
　　3.10.2 充分利用IP宏功能的技巧
　　3.10.3 生成所需IP的技巧
　　3.10.4 例化IP的技巧
　　3.10.5 推斷IP宏功能的技巧
　　3.10.6 使用黑盒子方式例化宏功能的技巧
　　3.10.7 按推斷進行例化的技巧
　　3.10.8 使用Clear-Box的技巧
　　3.11 設置約束的技巧
　　3.11.1 設置引腳約束的技巧
　　3.11.2 使用Assignment Editor的技巧
　　3.11.3 設置時間約束的技巧
　　3.11.4 設置位置約束的技巧
　　3.11.5 設置區(qū)域的技巧
　　3.11.6 導出和導入約束文件的技巧
　　3.11.7 驗證引腳分配的技巧
第4章 邏輯電路設計技巧
　4.1 FPGA設計的基本技巧
　　4.1.1 Top-Down方式的設計技巧
　　4.1.2 Bottom-Up方式的設計技巧
　　4.1.3 VHDL設計FPGA的技巧
　　4.1.4 Verilog HDL設計FPGA的技巧
　　4.1.5 狀態(tài)機設計的技巧
　4.2 數(shù)字系統(tǒng)設計技巧
　　4.2.1 同步電路設計技巧
　　4.2.2 異步時鐘域數(shù)據(jù)同步的技巧
　　4.2.3 亞穩(wěn)態(tài)
　　4.2.4 系統(tǒng)原則的技巧
　　4.2.5 硬件設計原則的技巧
　　4.2.6 選擇if語句與case語句的技巧
　　4.2.7 分離組合電路與時序電路的技巧
　　4.2.8 乒乓操作的技巧
　　4.2.9 串并轉換的技巧
　　4.2.10 流水線操作設計的技巧
　4.3 代碼風格技巧
　　4.3.1 VHDL的編碼風格技巧
　　4.3.2 Verilog HDL的編碼風格技巧
　　4.3.3 命名的技巧
　　4.3.4 添加注釋的技巧
　　4.3.5 模塊劃分的技巧
　　4.3.6 模塊重用的技巧
　　4.3.7 編寫可綜合代碼的技巧
　4.4 提高速度的技巧
　　4.4.1 設置速度約束的技巧
　　4.4.2 專用資源提高速度的技巧
　　4.4.3 分配關鍵路徑的技巧
　　4.4.4 進行特殊約束的技巧
　　4.4.5 減少邏輯級數(shù)的技巧
　　4.4.6 分割組合邏輯的技巧
　　4.4.7 轉移組合邏輯的技巧
　4.5 降低面積的技巧
　　4.5.1 模塊劃分的技巧
　　4.5.2 復用模塊的技巧
　　4.5.3 利用代碼風格降低面積的技巧
　　4.5.4 使用分布式RAM的技巧
　　4.5.5 布局布線的技巧
　　4.5.6 面積和速度的平衡與互換技巧
第5章 ModelSim仿真技巧
　5.1 ModelSim介紹
　5.2 圖形界面使用技巧
　　5.2.1 使用Wizard創(chuàng)建工程的技巧
　　5.2.2 編譯文件的技巧
　　5.2.3 啟動仿真的技巧
　　5.2.4 產生信號激勵的技巧
　　5.2.5 查看波形的技巧
　5.3 編譯ModelSim仿真庫的技巧
　　5.3.1 在ModelSim中編譯Xilinx仿真庫的技巧
　　5.3.2 在ISE中編譯Xilinx仿真庫的技巧
　　5.3.3 使用腳本編譯Xilinx仿真庫的技巧
　　5.3.4 在ModelSim中編譯Altera仿真庫的技巧
　5.4 使用FPGA開發(fā)工具調用ModelSim的技巧
　　5.4.1 在ISE中調用Model Sim的技巧
　　5.4.2 在Quartus中調用ModelSim的技巧
　5.5 命令行方式仿真技巧
　　5.5.1 VLIB命令使用技巧
　　5.5.2 VMAP命令使用技巧
　　5.5.3 VCOM命令使用技巧
　　5.5.4 VLOG命令使用技巧
　　5.5.5 VSIM命令使用技巧
　　5.5.6 FORCE命令使用技巧
　　5.5.7 ADD WAVE命令使用技巧
　　5.5.8 RUN命令使用技巧
　　5.5.9 DO文件使用技巧
　5.6 ModelSim腳本仿真技巧
　　5.6.1 Testbench的創(chuàng)建技巧
　　5.6.2 ModelSim DO腳本文件編寫技巧
　　5.6.3 運行ModelSim DO 腳本的技巧
第6章 Synplify綜合工具使用技巧
　6.1 Synplify Pro基本使用技巧
　　6.1.1 新建HDL源文件的技巧
　　6.1.2 使用文本編輯器的技巧
　　6.1.3 檢查HDL源文件的技巧
　　6.1.4 使用外部文本編輯器的技巧
　　6.1.5 設置工程參數(shù)的技巧
　　6.1.6 綜合及查看綜合結果的技巧
　　6.1.7 混合語言綜合的技巧
　　6.1.8 新建設計實現(xiàn)的技巧
　6.2 分析綜合結果的技巧
　　6.2.1 使用日志觀察窗口的技巧
　　6.2.2 使用信息查看器的技巧
　　6.2.3 分析關鍵路徑時序的技巧
　　6.2.4 使用Stand-alone時序分析的技巧
　6.3 利用腳本運行Synplify的技巧
　　6.3.1 使用add_file命令的技巧
　　6.3.2 使用assign_to_region命令的技巧
　　6.3.3 指定constraint_file命令的技巧
　　6.3.4 使用create_region命令的技巧
　　6.3.5 使用gen_env命令的技巧
　　6.3.6 使用impl命令的技巧
　　6.3.7 使用project命令的技巧
　　6.3.8 使用project_file命令的技巧
　6.4 綜合屬性Attribute
　　6.4.1 添加綜合屬性的技巧
　　6.4.2 使用SCOPE窗口的技巧
　　6.4.3 使用altera_chip_pin_lc屬性的技巧
　　6.4.4 使用black_box_pad_pin屬性的技巧
　　6.4.5 使用black_box_tri_pins屬性的技巧
　　6.4.6 使用syn_allow_retiming屬性的技巧
　　6.4.7 使用syn_black_box屬性的技巧
　　6.4.8 使用syn_encoding屬性的技巧
　　6.4.9 使用syn_hier屬性的技巧
　　6.4.10 使用syn_netlist_hierarchy屬性的技巧
　　6.4.11 使用syn_ramstyle屬性的技巧
　　6.4.12 使用syn_loc屬性的技巧
　　6.4.13 使用syn_noclockbuf屬性的技巧
　　6.4.14 使用syn_keep屬性的技巧　　
　　6.4.15 使用syn_noprune屬性的技巧
　　6.4.16 使用syn_preserve屬性的技巧
　　6.4.17 使用translate_off/translate_on屬性的技巧
　6.5 Synplify的高級綜合技巧
　　6.5.1 共享資源的技巧
　　6.5.2 使用流水線的技巧
　　6.5.3 使用Retiming的技巧
　　6.5.4 插入探針Probes的技巧
　　6.5.5 使用推論RAM的技巧
　　6.5.6 使用推論移位寄存器的技巧