EDA技術(shù)與可編程器件的應(yīng)用

第1章  緒論
1.1 EDA技術(shù)1
1.1.1 EDA技術(shù)的發(fā)展史1
1.1.2 EDA與電子系統(tǒng)設(shè)計(jì)2
1.1.3 EDA軟件平臺(tái)3
1.2 EDA技術(shù)的基本特征及工具4
1.2.1 EDA技術(shù)的研究范疇4
1.2.2 EDA技術(shù)的基本特征5
1.2.3 EDA的基本工具6
1.3 硬件描述語(yǔ)言概述8
1.4 可編程ASIC特點(diǎn)及發(fā)展趨勢(shì)9
1.4.1 專用集成電路ASIC簡(jiǎn)介9
1.4.2 可編程ASIC的主要特點(diǎn)11
1.4.3 可編程ASIC發(fā)展趨勢(shì)12
1.5 集成電路的設(shè)計(jì)流程14
1.5.1 數(shù)字集成電路的設(shè)計(jì)流程14
1.5.2 模擬集成電路的設(shè)計(jì)流程15
1.5.3 IP核與SoC設(shè)計(jì)16
1.6 EDA技術(shù)的發(fā)展趨勢(shì)18
第2章  電子設(shè)計(jì)工作臺(tái)概述
2.1 EWB與Multisim簡(jiǎn)述20
2.2 Multisim操作界面22
2.2.1 菜單欄22
2.2.2 工具欄25
2.2.3 元器件欄25
2.2.4 儀器儀表欄26
2.3 儀器儀表的使用27
2.3.1 常用仿真儀器27
2.3.2 模擬電路仿真儀器31
2.3.3 數(shù)字電路仿真儀器32
2.3.4 高頻電路常用仿真儀器35
2.3.5 安捷倫虛擬儀器37
2.4 電路原理圖的建立41
2.4.1 定制電路原理圖工作界面41
2.4.2 元器件的選取操作43
2.4.3 線路的連接44
2.4.4 編輯元器件屬性46
2.4.5 子電路50
2.5 電路信息的輸入/輸出方式53
2.5.1 將電路原理圖輸出到PCB設(shè)計(jì)軟件53
2.5.2 仿真結(jié)果的輸出53
2.5.3 輸出網(wǎng)表54
2.5.4 輸入其他格式的電路圖文件54
第3章  Multisim元件庫(kù)與元件
3.1 Multisim的元件庫(kù)55
3.2 Multisim的元件56
3.2.1 電源庫(kù)56
3.2.2 基本元件庫(kù)57
3.2.3 二極管庫(kù)58
3.2.4 晶體管庫(kù)58
3.2.5 模擬集成元件庫(kù)59
3.2.6 TTL元件庫(kù)60
3.2.7 CMOS元件庫(kù)61
3.2.8 其他數(shù)字元件庫(kù)62
3.2.9 混合元件庫(kù)62
3.2.10 指示器件庫(kù)63
3.2.11 其他器件庫(kù)64
3.2.12 射頻器件庫(kù)64
3.2.13 機(jī)電器件庫(kù)65
3.3 元器件庫(kù)的管理66
3.3.1 元件系列的管理66
3.3.2 修改用戶使用標(biāo)題68
3.3.3 復(fù)制仿真元件68
3.3.4 刪除仿真元件69
3.3.5 編輯仿真元件69
第4章  電路仿真及分析
4.1 電路的基本分析方法71
4.1.1 直流工作點(diǎn)分析71
4.1.2 交流分析73
4.1.3 瞬態(tài)分析75
4.1.4 傅里葉分析77
4.1.5 噪聲分析79
4.1.6 失真分析82
4.1.7 直流掃描分析84
4.2 電路特性的高級(jí)分析方法85
4.2.1 參數(shù)掃描分析（Parameter Sweep Analysis）85
4.2.2 溫度掃描分析（Temperature Sweep Analysis）87
4.2.3 零極點(diǎn)分析88
4.2.4 傳遞函數(shù)分析89
4.2.5 靈敏度分析91
4.2.6 最壞狀態(tài)分析（Worst Case Analysis）93
4.2.7 蒙特卡羅分析95
4.2.8 線寬分析97
4.2.9 批處理分析（Batched Analysis）99
4.3 后處理器101
4.3.1 后處理器的基本操作101
4.3.2 仿真實(shí)例103
4.3.3 后處理器變量104
4.3.4 后處理器函數(shù)104
4.4 Multisim應(yīng)用實(shí)例105
4.4.1 在三相交流電路中的應(yīng)用105
4.4.2 在模擬電子技術(shù)中的應(yīng)用108
4.4.3 在數(shù)字電子技術(shù)中的應(yīng)用110
第5章  可編程邏輯器件概述
5.1 可編程邏輯器件的分類112
5.2 可編程邏輯器件的基本結(jié)構(gòu)114
5.2.1 PLD電路的邏輯符號(hào)表示114
5.2.2 與或陣列115
5.2.3 邏輯宏單元116
5.3 可編程邏輯器件的編程元件118
5.3.1 熔絲型開(kāi)關(guān)118
5.3.2 反熔絲型開(kāi)關(guān)119
5.3.3 浮柵編程元件119
5.3.4 基于SRAM的編程元件120
5.4 邊界掃描測(cè)試技術(shù)121
5.5 CPLD/FPGA的基本結(jié)構(gòu)及特點(diǎn)122
5.5.1 CPLD的基本結(jié)構(gòu)與特點(diǎn)122
5.5.2 FPGA的基本結(jié)構(gòu)與特點(diǎn)126
5.5.3 CPLD與FPGA的比較131
5.6 編程與配置132
5.6.1 JTAG方式的CPLD編程134
5.6.2 PC并行口的FPGA配置135
5.6.3 FPGA專用配置器件136
第6章  可編程邏輯器件集成開(kāi)發(fā)工具——MAX+PLUS II
6.1 可編程邏輯器件的設(shè)計(jì)流程139
6.2 MAX十PLUS  II開(kāi)發(fā)工具概述141
6.2.1 MAX＋PLUS Ⅱ軟件的安裝141
6.2.2 MAX+PLUS Ⅱ軟件的特點(diǎn)141
6.2.3 MAX＋PLUS Ⅱ的設(shè)計(jì)流程142
6.3 設(shè)計(jì)輸入143
6.3.1 建立工程文件144
6.3.2 原理圖輸入145
6.3.3 文本輸入147
6.3.4 波形輸入148
6.3.5 符號(hào)編輯149
6.3.6 底層編輯150
6.4 設(shè)計(jì)工程的編譯152
6.4.1 設(shè)定編譯環(huán)境參數(shù)152
6.4.2 編譯工程文件153
6.4.3 查看報(bào)告文件 154
6.5 設(shè)計(jì)工程的驗(yàn)證154
6.5.1 仿真154
6.5.2 定時(shí)分析器155
6.6 器件編程/配置157
6.7 器件庫(kù)和參數(shù)化宏單元（LPM）157
6.7.1 元件庫(kù)158
6.7.2 參數(shù)化宏單元庫(kù)（LPM）162
6.7.3 LPM模塊的使用163
6.7.4 自定義宏功能模塊177
第7章  硬件描述語(yǔ)言AHDL
7.1 AHDL的基本元素181
7.2 基本的AHDL設(shè)計(jì)結(jié)構(gòu)186
7.2.1 子設(shè)計(jì)段（Subdesign Section）187
7.2.2 邏輯段（Logic Section）188
7.2.3 變量段（Variable Section）188
7.2.4 AHDL模板（Template）191
7.3 函數(shù)模塊及其引用192
7.4 AHDL的描述語(yǔ)句197
7.4.1 文本編輯語(yǔ)句197
7.4.2 邏輯設(shè)計(jì)語(yǔ)句199
7.5 數(shù)字單元電路的設(shè)計(jì)實(shí)例204
7.5.1 組合邏輯電路204
7.5.2 寄存器和計(jì)數(shù)器209
7.5.3 有限狀態(tài)機(jī)設(shè)計(jì)213
7.5.4 綜合邏輯電路214
第8章  硬件描述語(yǔ)言VHDL
8.1 VHDL基本結(jié)構(gòu)222
8.1.1 多路選擇器的VHDL 描述222
8.1.2 實(shí)體（ENTITY）223
8.1.3 結(jié)構(gòu)體(architecture)225
8.1.4 庫(kù)、程序包及配置227
8.2 VHDL語(yǔ)法規(guī)則229
8.2.1 文字規(guī)則229
8.2.2 數(shù)據(jù)對(duì)象232
8.2.3 數(shù)據(jù)類型（Data Types）235
8.2.4 VHDL操作符240
8.2.5 VHDL屬性描述241
8.3 VHDL中的順序語(yǔ)句243
8.3.1 賦值語(yǔ)句244
8.3.2 流程控制語(yǔ)句244
8.3.3 WAIT語(yǔ)句249
8.3.4 斷言語(yǔ)句（ASSERT）251
8.4 VHDL中的并行語(yǔ)句251
8.4.1 PROCESS（進(jìn)程）語(yǔ)句252
8.4.2 并行信號(hào)賦值語(yǔ)句253
8.4.3 塊語(yǔ)句255
8.4.4 元件例化語(yǔ)句256
8.4.5 生成（GENERATE）語(yǔ)句257
8.5 子程序260
8.5.1 函數(shù)(FUNCTION)260
8.5.2 過(guò)程(PROCEDURE)262
8.5.3 子程序重載264
8.6 狀態(tài)機(jī)的VHDL設(shè)計(jì)266
8.6.1 狀態(tài)機(jī)的基本結(jié)構(gòu)266
8.6.2 狀態(tài)機(jī)的VHDL模型267
8.7 數(shù)字電路設(shè)計(jì)272
8.7.1 VHDL的描述風(fēng)格272
8.7.2 組合邏輯電路275
8.7.3 時(shí)序邏輯電路281
第9章  CPLD/FPGA嵌入式開(kāi)發(fā)工具——Quartus II
9.1 Quartus II概述286
9.1.1 Quartus II的特性286
9.1.2 Quartus II設(shè)計(jì)流程287
9.1.3 Quartus II的主界面289
9.2 新建一個(gè)設(shè)計(jì)工程293
9.2.1 轉(zhuǎn)換MAX+PLUS II 設(shè)計(jì)294
9.2.2 使用New Project Wizard新建工程294
9.2.3 設(shè)計(jì)輸入296
9.3 編譯與仿真工具297
9.3.1 編譯工具298
9.3.2 仿真工具302
9.3.3 時(shí)序分析工具305
9.4 編程下載307
9.4.1 指定器件和分配引腳307
9.4.2 配置器件310
9.5 嵌入式邏輯分析儀的硬件測(cè)試311
9.6 嵌入式存儲(chǔ)器和鎖相環(huán)模塊的使用315
9.6.1 嵌入式存儲(chǔ)器ROM315
9.6.2 嵌入式鎖相環(huán)PLL 319
9.7 嵌入式系統(tǒng)設(shè)計(jì)321
9.7.1 用SOPC Builder創(chuàng)建SOPC設(shè)計(jì)322
9.7.2 用DSP Builder創(chuàng)建DSP設(shè)計(jì)325
第10章  數(shù)字系統(tǒng)設(shè)計(jì)及實(shí)例
10.1 數(shù)字系統(tǒng)概述327
10.1.1 數(shù)字系統(tǒng)的概念327
10.1.2 數(shù)字系統(tǒng)的基本結(jié)構(gòu)328
10.1.3 數(shù)字系統(tǒng)設(shè)計(jì)的特點(diǎn)328
10.1.4 數(shù)字系統(tǒng)的設(shè)計(jì)方法331
10.2 數(shù)字系統(tǒng)的描述方法333
10.2.1 方框圖和定時(shí)圖333
10.2.2 算法流程圖333
10.2.3 ASM圖336
10.3 數(shù)字系統(tǒng)的實(shí)現(xiàn)340
10.3.1 數(shù)據(jù)處理單元 340
10.3.2 控制單元343
10.4 移位相加8位硬件乘法器347
10.4.1 硬件乘法器的設(shè)計(jì)思想347
10.4.2 硬件乘法器的實(shí)現(xiàn)348
10.5 十字路口交通信號(hào)的控制系統(tǒng)350
10.5.1 系統(tǒng)的功能要求350
10.5.2 控制器算法設(shè)計(jì)及實(shí)現(xiàn)350
10.6 數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)354
10.6.1 系統(tǒng)的功能要求和設(shè)計(jì)思想354
10.6.2 ADC控制模塊設(shè)計(jì)356
10.7 多功能函數(shù)信號(hào)發(fā)生器358
10.7.1 信號(hào)發(fā)生器的功能和設(shè)計(jì)思想358
10.7.2 各功能模塊設(shè)計(jì)359
10.8 數(shù)字頻率計(jì)設(shè)計(jì)364
10.8.1 頻率測(cè)量方法和原理364
10.8.2 系統(tǒng)要求和結(jié)構(gòu)364
10.8.3 數(shù)字頻率計(jì)實(shí)現(xiàn)365
第11章  在系統(tǒng)可編程模擬器件及其開(kāi)發(fā)工具
11.1 可編程模擬器件概述 369
11.2 ispPAC結(jié)構(gòu)及其性能371
11.2.1 ispPAC10器件371
11.2.2 ispPAC20器件374
11.2.3 ispPAC30器件379
11.2.4 ispPAC80與 ispPAC81器件383
11.2.5 可編程電源管理芯片385
11.2.6 在系統(tǒng)可編程時(shí)鐘發(fā)生器387
11.3 PACDesigner開(kāi)發(fā)工具388
11.3.1 PACDesigner軟件使用389
11.3.2 菜單命令394
11.3.3 仿真397
11.3.4 編程398
11.3.5 宏器件(Macros)399
11.4 ispPAC30的軟件設(shè)計(jì)399
11.5 ispPAC80的軟件設(shè)計(jì)400
11.6 可編程電源管理芯片的軟件設(shè)計(jì)402
第12章  在系統(tǒng)可編程模擬器件的應(yīng)用
12.1 ispPAC的接口電路406
12.2 運(yùn)算電路及增益調(diào)整408
12.2.1 比例運(yùn)算電路408
12.2.2 積分運(yùn)算電路411
12.3 有源濾波器411
12.4 精密檢波電路415
12.5 絕對(duì)值電路417
12.6 壓控振蕩器418
12.7 脈沖平衡調(diào)制電路419
12.8 可編程電源管理器件的應(yīng)用420
參考文獻(xiàn)