計(jì)算機(jī)組成與結(jié)構(gòu)

第1章 計(jì)算機(jī)系統(tǒng)概論
1．1 計(jì)算機(jī)發(fā)展概況
1．2 計(jì)算機(jī)的分類及其應(yīng)用
1．2．1 計(jì)算機(jī)的分類
1．2．2 計(jì)算機(jī)的應(yīng)用
1．3 計(jì)算機(jī)的硬件系統(tǒng)
1．3．1 計(jì)算機(jī)的硬件結(jié)構(gòu)
1．3．2 主要部件簡(jiǎn)介
1．3．3 計(jì)算機(jī)系統(tǒng)的性能指標(biāo)
1．4 計(jì)算機(jī)的軟件系統(tǒng)
1．4．1 系統(tǒng)軟件
1．4．2 應(yīng)用軟件
思考題與習(xí)題
第2章 計(jì)算機(jī)數(shù)據(jù)表示
2．1 數(shù)值數(shù)據(jù)的表示
2．1．1 進(jìn)位計(jì)數(shù)制及其互相轉(zhuǎn)換
2．1．2 原碼、反碼和補(bǔ)碼的表示
2．2 非數(shù)值數(shù)據(jù)的表示
2．2．1 字符數(shù)據(jù)
2．2．2 邏輯數(shù)據(jù)
2．2．3 漢字的表示方法
2．2．4 語音的計(jì)算機(jī)表示方法
2．2．5 位圖圖像的計(jì)算機(jī)表示
2．2．6 矢量圖形的計(jì)算機(jī)表示
2．3 校驗(yàn)
2．3．1 奇偶校驗(yàn)碼
2．3．2 海明校驗(yàn)
2．3．3 循環(huán)碼校驗(yàn)
思考題與習(xí)題
第3章 運(yùn)算方法和運(yùn)算器
3．1 定點(diǎn)加減法運(yùn)算
3．1．1 補(bǔ)碼加法運(yùn)算
3．1．2 補(bǔ)碼減法運(yùn)算
3．1．3 溢出及其檢測(cè)方法
3．2 定點(diǎn)乘法運(yùn)算
3．2．1 原碼-位乘法
3．2．2 補(bǔ)碼-位乘法
3．3 定點(diǎn)除法運(yùn)算
3．3．1 原碼-位除法
3．3．2 補(bǔ)碼-位除法
3．4 浮點(diǎn)算術(shù)運(yùn)算
3．4．1 浮點(diǎn)加法和減法
3．4．2 浮點(diǎn)乘法運(yùn)算
3．4．3 浮點(diǎn)除法運(yùn)算
3．5 邏輯運(yùn)算
3．5．1 邏輯非
3．5．2 邏輯與
3．5．3 邏輯或
3．5．4 邏輯異或
3．6 加法器
3．6．1 半加器
3．6．2 全加器
3．6．3 逐位進(jìn)位加法器
3．6．4 基本的二進(jìn)制加法／減法器
3．6．5 基本的十進(jìn)制加法器
3．7 運(yùn)算器的組成和結(jié)構(gòu)
3．7．1 多功能算數(shù)/邏輯運(yùn)算單元(ALU)
3．7．2 內(nèi)部總線
3．7．3 運(yùn)算器的基本結(jié)構(gòu)
思考題與習(xí)題
第4章 中央處理器
4．1 中央處理器的功能和組成
4．1．1 中央處理器的功能
4．1．2 中央處理器的組成
4．2 指令周期
4．2．1 指令周期的基本概念
4．2．2 非訪內(nèi)指令的指令周期
4．2．3 直接訪內(nèi)指令的指令周期
4．2．4 間接訪內(nèi)指令的指令周期
4．2．5 程序控制指令的指令周期
4．3 組合邏輯控制器
4．3．1 組合邏輯控制器的原理
4．3．2 組合邏輯控制器舉例
4．4 微程序控制器
4．4．1 微程序邏輯控制器的基本思想
4．4．2 微程序設(shè)計(jì)的幾個(gè)基本概念
4．4．3 微指令控制字段的組合方法
4．4．4 微指令下地址控制字段設(shè)計(jì)方法
4．4．5 微指令的執(zhí)行過程
4．5 PLA控制器
4．5．1 可編程邏輯陣列(PLA)的基本原理
4．5．2 PLA控制器
思考題與習(xí)題
第5章 指令系統(tǒng)
5．1 計(jì)算機(jī)的指令系統(tǒng)
5．1．1 指令系統(tǒng)
5．1．2 指令的格式
5．1．3 指令的結(jié)構(gòu)及分類
5．2 指令的尋址
5．2．1 尋址的概念
5．2．2 指令的尋址方式
5．2．3 操作數(shù)的尋址方式
5．3典型指令
思考題與習(xí)題
第6章 存儲(chǔ)器及存儲(chǔ)結(jié)構(gòu)
6．1 概述
6．1．1 存儲(chǔ)器的基本概念
6．1．2 主存儲(chǔ)器的性能指標(biāo)
6．1．3 存儲(chǔ)器的分級(jí)結(jié)構(gòu)
6．1．4 存儲(chǔ)器的分類
6．2 主存儲(chǔ)器的基本結(jié)構(gòu)和操作
6．2．1主存儲(chǔ)器的基本組成
6．2．2主存儲(chǔ)器陣列
6．2．3地址譯碼操作
6．2．4存儲(chǔ)器的基本操作
6．3 半導(dǎo)體隨機(jī)存儲(chǔ)器
6．3．1 半導(dǎo)體隨機(jī)存儲(chǔ)器的基本存儲(chǔ)原理
6．3．2 半導(dǎo)體隨機(jī)存儲(chǔ)器實(shí)例
6．3．3 半導(dǎo)體RAM的組織
6．4 只讀存儲(chǔ)器
6．5 多體交叉存儲(chǔ)器和雙口存儲(chǔ)器
6．5．1 多體交叉存儲(chǔ)器
6．5．2 雙口存儲(chǔ)器
6．6 存儲(chǔ)器的層次結(jié)構(gòu)
6．7 高速緩沖存儲(chǔ)器
6．7．1 Cache的工作原理
6．7．2 Cache的基本原理
6．7．3 Cache與主存儲(chǔ)器的一致性
6．8 虛擬存儲(chǔ)器
6．8．1 虛擬存儲(chǔ)器的基本概念
6．8．2 頁式虛擬存儲(chǔ)器
6．8．3 段式虛擬存儲(chǔ)器
6．8．4 存儲(chǔ)器管理部件
思考題與習(xí)題
第7章 輸入輸出系統(tǒng)
7．1 總線
7．1．1 概述
7．1．2 總線的結(jié)構(gòu)和組成
7．1．3 總線控制
7．1．4 總線通信
7．1．5 PC機(jī)常用總線
7．2 總線接口
7．2．1 信息的傳輸方式
7．2．2 接口的基本概念
7．2．3 接口的分類
7．3 輸入輸出系統(tǒng)的發(fā)展
7．4 輸入輸出概述
7．4．1 輸入輸出系統(tǒng)的功能
7．4．2 輸入輸出方式
7．4．3 輸入輸出指令
7．5 程序查詢方式
7．5．1 基本概念
7．5．2 程序查詢接口
7．5．3 程序查詢輸入輸出方式
7．6 程序中斷方式
7．6．1 中斷的基本概念
7．6．2 中斷響應(yīng)過程
7．6．3 中斷處理
7．6．4 巾斷系統(tǒng)的軟硬件功能分配
7．6．5 程序中斷方式的基本接口
7．6．6 單級(jí)中斷和中斷向量的產(chǎn)生
7．6．7 多級(jí)中斷
7．7 DMA方式
7．7．1 DMA方式的基本概念
7．7．2 3種DMA傳送方式
7．7．3 基本的DMA控制器
7．8 通道方式
7．8．1 通道的功能
7．8．2 通道的類型
7．8．3 I／O指令和通道指令
7．8．4 通道狀態(tài)字和輸入輸出中斷
7．8．5 通道工作的過程
7．9 外圍設(shè)備
7．9．1 外圍設(shè)備的一般功能和分類
7．9．2 輸入設(shè)備
7．9．3 輸出設(shè)備
7．9．4 漢字設(shè)備
7．9．5 數(shù)據(jù)通信設(shè)備
7．9．6 過程控制設(shè)備
思考題與習(xí)題
第8章 新一代計(jì)算機(jī)的體系結(jié)構(gòu)
8．1 新一代計(jì)算機(jī)的體系特點(diǎn)
8．1．1 新一代計(jì)算機(jī)的由來
8．1．2 新一代計(jì)算機(jī)的系統(tǒng)目標(biāo)
8．2 體系層次和概念框圖
8．2．1 系統(tǒng)的層次
8．2．2 應(yīng)用系統(tǒng)的結(jié)構(gòu)配置
8．2．3 軟件系統(tǒng)的結(jié)構(gòu)
8．2．4 硬件系統(tǒng)結(jié)構(gòu)
8．3 核心語言和推理結(jié)構(gòu)
8．3．1 PROLOG語言
8．3．2 順序推理機(jī)SIM的結(jié)構(gòu)
8．3．3 并行推理機(jī)PIM的結(jié)構(gòu)
8．4 知識(shí)庫機(jī)的結(jié)構(gòu)
8．4．1 Delta的系統(tǒng)結(jié)構(gòu)
8．4．2 Delta與PSI的連接
8．5 人工智能接口
8．5．1 自然語言處理
8．5．2 語音識(shí)別
8．5．3 圖形及圖像處理
思考題與習(xí)題
參考文獻(xiàn)