計算機組成與設(shè)計

第1章概論/1
1.1從外部觀察計算機/2
1.2數(shù)字計算機與模擬計算機/6
1.3計算機的內(nèi)部結(jié)構(gòu)/6
1.3.1計算機硬件的組成/7
1.3.2計算機軟件的組成/11
1.4微型計算機的主要指標/13
1.5計算機的發(fā)展與應(yīng)用/14
1.5.1制造工藝進步導(dǎo)致計算機性能提高/14
1.5.2計算機的普及與應(yīng)用導(dǎo)致計算機產(chǎn)業(yè)發(fā)展/15
1.5.3遠景展望/16
本章小結(jié)/17
習題/17
第2章數(shù)碼系統(tǒng)——數(shù)據(jù)在計算機內(nèi)部的表示形式/19
2.1數(shù)據(jù)表示形式的多樣性/19
2.1.1適合于人的數(shù)據(jù)表示形式/19
2.1.2適合于計算機的表示形式——編碼/20
2.1.3數(shù)據(jù)格式的相互轉(zhuǎn)換/28
2.2機器數(shù)的編碼格式/31
2.2.1二進制定點數(shù)的原碼表示形式/32
2.2.2二進制定點數(shù)的補碼表示形式/34
2.2.3二進制定點小數(shù)的反碼表示形式/42
2.2.4十進制數(shù)的二進制編碼及運算/43
2.2.5浮點數(shù)的編碼形式/46
2.3信息傳輸過程中的檢錯/糾錯碼/47
2.3.1奇偶校驗碼/48
2.3.2*海明校驗碼/49
2.3.3*循環(huán)冗余校驗碼/51
本章小結(jié)/56
習題/57
第3章用數(shù)字電路實現(xiàn)數(shù)據(jù)的存儲與運算/62
3.1數(shù)字集成電路的基本元件——邏輯門/63
3.1.1MOS晶體管/63
3.1.2邏輯門/65
3.2定點數(shù)的簡單算術(shù)運算/70
3.2.1簡單二進制加法器的實現(xiàn)（舉例）/70
3.2.2簡單二進制減法器的實現(xiàn)（舉例）/78
3.2.3定點二進制數(shù)的補碼加減法
運算器/78
3.2.4定點二進制數(shù)乘法運算部件的實現(xiàn)/80
3.2.5定點二進制數(shù)除法運算部件的實現(xiàn)/82
3.2.6邏輯運算的實現(xiàn)（舉例）/82
3.3數(shù)據(jù)的存儲/83
3.4二進制定點數(shù)的乘法運算/87
3.4.1正數(shù)的定點小數(shù)乘法運算/87
3.4.2補碼的乘法運算/92
3.5二進制定點數(shù)的除法運算/97
3.5.1正數(shù)的定點小數(shù)除法運算/97
3.5.2*補碼的除法運算/100
3.6浮點數(shù)的算術(shù)運算/104
3.6.1浮點數(shù)的加減運算/104
3.6.2浮點數(shù)的乘除運算/105
3.6.3階碼的表示形式——補碼和移碼/107
3.6.4浮點數(shù)四則運算的小結(jié)/108
3.7算術(shù)邏輯運算單元（ALU）舉例/109
本章小結(jié)/111
習題/111
第4章計算機的核心部件——處理器/114
4.1處理器的工作過程簡介/114
4.2數(shù)據(jù)在內(nèi)存中與在處理器中的表示方式/116
4.3指令格式（機器碼格式）/116
4.3.1操作碼/117
4.3.2地址碼/118
4.4尋址（編址）方式/119
4.4.1基本尋址方式概述/120
4.4.2尋址方式舉例/122
4.5一個簡單處理器（簡化模型）的指令系統(tǒng)/123
4.6處理器的組成與設(shè)計/125
4.6.1處理器的組成/125
4.6.2處理器和內(nèi)存的相互聯(lián)系/127
4.6.3控制器/127
4.6.4處理器指令執(zhí)行的詳細流程/130
4.6.5處理器的（VHDL）行為描述/135
4.6.6處理器與內(nèi)存相連組成一臺
計算機/143
4.7流水線技術(shù)/149
4.8精簡指令系統(tǒng)計算機（RISC）/151
本章小結(jié)/152
習題/152
第5章多級結(jié)構(gòu)的存儲器系統(tǒng)/154
5.1概述/154
5.2存儲器分類/155
5.3主存儲器的基本原理/156
5.3.1靜態(tài)存儲器的基本原理/158
5.3.2動態(tài)存儲器的基本原理/159
5.3.3只讀存儲器（ROM）/160
5.3.4主存儲器的主要技術(shù)指標/162
5.4構(gòu)成主存儲器的有關(guān)技術(shù)/163
5.4.1主存容量的擴展/163
5.4.2單向數(shù)據(jù)總線和雙向數(shù)據(jù)總線/164
5.4.3地址碼的一級譯碼和二級譯碼/165
5.4.4主存的檢錯與糾錯/167
5.4.5主存的并行讀寫技術(shù)/167
5.4.6CPU與主存的協(xié)同工作——同步與
異步/169
5.4.7*同步動態(tài)隨機存儲器/169
5.4.8*Rambus DRAM/170
5.4.9*雙端口存儲器/170
5.4.10*在DRAM芯片內(nèi)加入緩存/171
5.5輔助存儲器/171
5.5.1磁記錄原理與記錄方式/171
5.5.2磁盤存儲器/174
5.5.3磁盤陣列存儲器/176
5.5.4光盤存儲器/178
5.5.5移動式存儲器/181
5.6高速緩沖存儲器/181
5.6.1高速緩存的工作原理/182
5.6.2地址映像/183
5.6.3替換算法和更新策略/185
5.7虛擬存儲器/187
5.7.1虛擬存儲器的基本概念/187
5.7.2段式虛擬存儲器/187
5.7.3頁式虛擬存儲器/188
5.7.4段頁式虛擬存儲器/189
5.7.5快表與慢表/190
本章小結(jié)/191
習題/191
第6章計算機的輸入輸出設(shè)備/194
6.1圖形和圖像的點陣表示/195
6.2鍵盤輸入設(shè)備/196
6.3定位輸入設(shè)備/197
6.3.1鼠標器/197
6.3.2軌跡球/198
6.3.3觸摸板/198
6.4掃描儀/198
6.4.1掃描儀的工作原理/198
6.4.2掃描儀的性能指標/199
6.5顯示器/199
6.5.1CRT顯示器/200
6.5.2液晶顯示器/202
6.6打印機/203
6.6.1針式打印機/203
6.6.2噴墨打印機/205
6.6.3激光打印機/206
6.7漢字輸入/206
本章小結(jié)/208
習題/208
第7章計算機的輸入輸出系統(tǒng)/210
7.1概述/210
7.2計算機總線/212
7.2.1總線類型/212
7.2.2總線判優(yōu)與仲裁/213
7.2.3總線通信控制/216
7.2.4總線的標準化和性能指標/218
7.2.5總線舉例/219
7.3輸入輸出接口/222
7.3.1接口的功能與組成/222
7.3.2接口的分類/224
7.3.3串行接口的通信協(xié)議/224
7.4程序直接控制的輸入輸出方式/226
7.5程序中斷輸入輸出方式/228
7.5.1中斷的基本概念/228
7.5.2中斷請求與判優(yōu)/229
7.5.3中斷響應(yīng)與中斷處理/232
7.5.4多重中斷中的現(xiàn)場保存與恢復(fù)/234
7.6DMA輸入輸出方式/235
7.6.1基本概念/235
7.6.2DMA接口/237
7.6.3DMA的工作方式/238
7.6.4DMA的數(shù)據(jù)傳送過程/238
7.7*通道控制與外圍處理機控制方式/239
7.8*可編程接口電路舉例——8255/240
7.9*8255的VHDL行為描述/245
本章小結(jié)/250
習題/251
附錄AEDA工具 QuartusⅡ簡介/253
A.1QuartusⅡ的安裝與運行/254
A.1.1QuartusⅡ的首次安裝/254
A.1.2申請授權(quán)文件/255
A.1.3改變Quartus Ⅱ主界面的樣式/256
A.2設(shè)計流程/257
A.3項目的建立與版本管理/259
A.3.1建立一個新項目/259
A.3.2QuartusⅡ項目的版本管理/261
A.4設(shè)計的原理圖描述/263
A.4.1進入原理圖編輯器/263
A.4.2從元件庫中調(diào)入元件符號/264
A.4.3繪制原理圖/265
A.5設(shè)計的VHDL描述/266
A.5.1進入文本編輯器/267
A.5.2在文本編輯器中編輯VHDL文件/267
A.5.3發(fā)現(xiàn)并糾正VHDL代碼中的錯誤/268
A.5.4保存文件/270
A.6綜合和編譯/270
A.6.1進入編譯器/270
A.6.2發(fā)現(xiàn)并糾正原理圖中的錯誤/272
A.7模擬驗證/273
A.7.1使用波形編輯器繪制測試向量波形/273
A.7.2執(zhí)行模擬/276
A.8層次化設(shè)計實例/278
A.8.1在原理圖編輯器中實現(xiàn)層次化
設(shè)計/279
A.8.2VHDL設(shè)計描述與原理圖混合使用的
層次化設(shè)計/281
A.9時序分析器/284
A.10調(diào)用帶參數(shù)的庫元件/286
A.10.1在原理圖編輯器中創(chuàng)建一個存
儲器/286
A.10.2初始化存儲器的內(nèi)容/291
A.10.3存儲器的模擬實例/291
A.11可編程器件的物理實現(xiàn)/292
A.11.1引腳分配/293
A.11.2對目標器件編程/296
A.12用SignalTapⅡ?qū)崟r測試FPGA中的信號
波形/298
附錄B硬件描述語言VHDL簡介/303
B.1VHDL的產(chǎn)生與發(fā)展/303
B.2用VHDL建立電路模型/304
B.2.1電路模型/304
B.2.2實體聲明與結(jié)構(gòu)體/306
B.2.3結(jié)構(gòu)體的描述方式/307
B.2.4標識符/308
B.3面向模擬器的某些特性/309
B.3.1模擬周期/310
B.3.2延遲時間/310
B.4VHDL中的對象/311
B.5數(shù)據(jù)類型/312
B.5.1標量類型/313
B.5.2復(fù)合類型/314
B.5.3子類型/316
B.5.4文件類型/316
B.5.5類型轉(zhuǎn)換/317
B.6VHDL的詞法單元/318
B.6.1注釋/318
B.6.2數(shù)字/319
B.6.3字符/319
B.6.4字符串/320
B.6.5位串/320
B.7屬性/320
B.8表達式與運算符/323
B.9子程序——過程與函數(shù)/326
B.10程序包與設(shè)計庫/328
B.10.1程序包——設(shè)計中的數(shù)據(jù)共享/328
B.10.2設(shè)計庫/329
B.10.3VHDL中名字的可見性/330
B.10.4library語句和use語句/331
B.11行為描述/332
B.11.1進程語句/332
B.11.2行為模型的順序性/333
B.11.3行為模型的并行性/340
B.12結(jié)構(gòu)描述/344
B.12.1端口的基本特征/345
B.12.2元件例化語句/346
B.12.3配置指定/347
B.12.4規(guī)則結(jié)構(gòu)/348
B.12.5無連接端口/349
B.13重載/349
B.14VHDL保留字和預(yù)定義程序包/351
B.14.1VHDL保留字/351
B.14.2標準程序包STANDARD/352
B.14.3IEEE多值邏輯系統(tǒng)程序包
std_logic_1164/359
參考文獻/362