H8S/2655系列16位單片機

第1章 日立16位單片機
1.1 日立16位單片機概況
1.2 H8S/2655系列單片機概述
1.2.1 概述
1.2.2 管腳定義
1.2.3 框圖
第2章 CPU和指令系統(tǒng)
2.1 寄存器結構
2.1.1 CPU的寄存器
2.1.2 通用寄存器
2.1.3 控制寄存器
2.1.4 寄存器初始值
2.2 數(shù)據(jù)格式
2.2.1 通用寄存器數(shù)據(jù)格式
2.2.2 存儲器數(shù)據(jù)格式
2.3 CPU運行格式
2.3.1 CPU運行模式概述
2.3.2 MCU運行模式
2.3.3 模式控制寄存器（MDCR）
2.3.4 系統(tǒng)控制寄存器（SYSCR）
2.3.5 運行模式描述
2.3.6 每種運行模式下的引腳功能
2.3.7 每種運行方式下的存儲器映像
2.4 尋址方式和有效地址計算
2.4.1 指令系統(tǒng)中使用符號
2.4.2 尋址方式與有效地址計算
2.5 H8S/2655系列單片機指令系統(tǒng)
2.5.1 指令系統(tǒng)概述
2.5.2 基本指令格式
2.5.3 指令功能分類列表
2.5.4 指令表
第3章 H8S/2655系列交叉匯編與程序設計
3.1 概述
3.2 程序元素
3.2.1 源語句格式
3.2.2 常數(shù)
3.2.3 表達式
3.3 編程基本構件
3.3.1 段
3.3.2 外部引用和外部定義
3.4 匯編指令
3.4.1 匯編指令類型
3.4.2 CPU類型指令
3.4.3 段和定位指令
3.4.4 符號處理指令
3.4.5 數(shù)據(jù)塊定義指令
3.4.6 外部引用和外部定義指令
3.4.7 目標模塊指令
3.4.8 匯編列表文件指令
3.4.9 其他指令
3.4.10 文件包含指令
3.5 宏匯編指令
3.5.1 宏匯編定義和宏調用
3.5.2 宏匯編指令
第4章 處理狀態(tài)
4.1 概述
4.2 復位狀態(tài)
4.3 異常處理狀態(tài)
4.3.1 概述
4.3.2 復位異常處理
4.3.3 跟蹤異常處理
4.3.4 中斷
4.3.5 陷階指令
4.3.6 中斷和陷阱異常處理后的堆棧情況
4.3.7 使用堆棧的注意事項
第5章 中斷與中斷控制器
5.1 概述
5.1.1 中斷控制器功能簡介
5.1.2 框圖
5.1.3 管腳設置
5.1.4 寄存器設置
5.2 寄存器說明
5.2.1 系統(tǒng)控制寄存器（SYSCR）
5.2.2 中斷控制寄存器A～C（ICRA～ICRC）
5.2.3 中斷優(yōu)先級寄存器A～K（IPRA～IPRK）
5.2.4 IRQ中斷使能寄存器（IER）
5.2.5 IRQ檢測控制寄存器ISCRH和ISCRL
5.2.6 IRQ狀態(tài)寄存器（ISR）
5.3 中斷源
5.3.1 外部中斷
5.3.2 內部中斷
5.3.3 中斷異常處理向量表
5.4 中斷操作
5.4.1 中斷控制模式和中斷操作
5.4.2 中斷控制模式0
5.4.3 中斷控制模式1
5.4.4 中斷控制模式2
5.4.5 中斷控制模式3
5.4.6 中斷異常處理時序
5.4.7 中斷響應時間
5.5 使用說明
5.5.1 產(chǎn)生中斷和禁止中斷之間的競爭
5.5.2 禁止中斷的指令
5.5.3 禁止中斷的情況
5.5.4 在EEPMOV指令執(zhí)行過程中的中斷
5.6 中斷觸發(fā)的DTC和DMAC
5.7 中斷舉例
第6章 總線控制器
6.1 概述
6.2 寄存器
6.2.1 總線寬度控制寄存器（ABWCR）
6.2.2 訪問狀態(tài)控制寄存器（ASTCR）
6.2.3 等待控制寄存器（WCRH，WCRL）
6.2.4 總線控制寄存器H（BCRH）
6.2.5 總線控制寄存器L（BCRL）
6.2.6 存儲器控制寄存器（MCR）
6.2.7 DRAM控制寄存器（DRAMCR）
6.2.8 刷新定時器/計數(shù)器（RTCNT）
6.2.9 刷新時間常數(shù)寄存器（RTCOR）
6.3 總線控制概述
6.4 接口說明
6.4.1 基本總線接口
6.4.2 DRAM接口
6.4.3 PSRAM接因
6.4.4 猝發(fā)ROM接口
6.5 總線釋放
6.6 總線仲裁
第7章 DMA控制器
7.1 概述
7.2 寄存器
7.2.1 存儲器地址寄存器（MARA和MARB）
7.2.2 I/O地址寄存器（IOARA，IOARB）
7.2.3 傳送計數(shù)寄存器（ETCRA，ETCRB）
7.2.4 DMA控制寄存器（DMACRA，DMACRB）
7.2.5 DMA波段控制寄存器（DMABCR）
7.2.6 DMA寫允許寄存器（DMAWER）
7.2.7 DMA結束控制寄存器（DMATCR）
7.2.8 模塊中止控制寄存器（MSTPCR）
7.3 操作
7.3.1 順序模式
7.3.2 空閑模式
7.3.3 循環(huán)模式
7.3.4 單地址模式
7.3.5 普通模式
7.3.6 塊傳送模式
7.3.7 DMAC激活源
7.4 中斷
第8章 數(shù)據(jù)傳送控制器
8.1 概述
8.2 寄存器
8.2.1 DTC模式寄存器A（MRA）
8.2.2 DTC模式寄存器B（MRB）
8.2.3 DTC源地址寄存器（SAR）
8.2.4 DTC目標地址寄存器（DAR）
8.2.5 DTC傳送計數(shù)寄存器A（CRA）
8.2.6 DTC傳送計數(shù)寄存器B（CRB）
8.2.7 DTC允許寄存器（DTCER）
8.2.8 DTC向量寄存器（DTVECR）
8.2.9 模塊中止控制寄存器（MSTPCR）
8.3 操作
8.3.1 概述
8.3.2 DTC使用過程
8.4 中斷
第9章 I/O口
9.1 概述
9.2 寄存器
9.3 I/O口應用舉例
第10章 8位定時器
10.1 概述
10.1.1 特性
10.1.2 方框圖
10.1.3 寄存器配置
10.2 寄存器簡介
10.2.1 定時器計數(shù)器0和1（TCNTO，TCNT1）
10.2.2 時間常數(shù)寄存器A0、A1、B0、B1（TCORA0，TCORA1，TCORB0，TCORB1）
10.2.3 時間控制寄存器0和1（TCR0，TCR1）
10.2.4 定時器控制/狀態(tài)寄存器0和1（TCSR0，TCSR1）
10.2.5 模塊終止控制寄存器（MSTPCR）
10.3 運行
10.3.1 TCNT增量計數(shù)時序
10.3.2 比較匹配事件時序
10.3.3 溢出標志位（OVF）置位的時序
10.3.4 串聯(lián)運行
10.4 中斷源
10.5 應用舉例
10.6 使用注意事項
第11章 16位定時器脈沖單元（TPU）
11.1 概述
11.1.1 特點
11.1.2 框圖
11.1.3 寄存器的配置
11.2 寄存器描述
11.2.1 定時器控制寄存器（TCR）
11.2.2 定時器模式寄存器（TMDR）
11.2.3 定時器計數(shù)器（TCNT）
11.2.4 定時器通用寄存器（TGR）
11.2.5 定時器I/O控制寄存器（TIOR）
11.2.6 定時器中斷使能寄存器（TIER）
11.2.7 定時器狀態(tài)寄存器（TSR）
11.2.8 定時器啟動寄存器（TSTR）
11.2.9 定時器同步寄存器（TSYR）
11.2.10 模塊中止控制寄存器（MSTPCR）
11.3 總線控制接口
11.3.1 16位寄存器存取操作
11.3.2 8位寄存器存取操作
11.4 操作
11.4.1 概述
11.4.2 基本功能
11.4.3 同步操作
11.4.4 緩沖操作
11.4.5 層疊操作
11.4.6 PWM模式
11.4.7 相計數(shù)模式
11.5 中斷
11.5.1 中斷源和優(yōu)先權
11.5.2 激活DTC/DMAC和A/D轉換器
第12章 可編程脈沖發(fā)生器（PPG）
12.1 概述
12.1.1 特性
12.1.2 方框圖
12.1.3 寄存器
12.2 寄存器說明
12.2.1 下一個數(shù)據(jù)允許高位寄存器和低位寄存器（NDERH和NDERL）
12.2.2 輸出數(shù)據(jù)寄存器高位和低位（PODRH，PODRL）
12.2.3 下一個數(shù)據(jù)高位寄存器和低位寄存器（NDRH，NDRL）
12.2.4 NDR地址說明
12.2.5 PPG輸出控制寄存器（PCR）
12.2.6 PPG輸出模式寄存器（PMR）
12.2.7 端口1、端口2數(shù)據(jù)方向寄存器（P1DDR、P2DDR）
12.2.8 模塊終止控制寄存器（MSTPCR）
12.3 運行
12.3.1 概述
12.3.2 普通脈沖輸出
12.3.3 無重疊式脈沖輸出
12.3.4 反相脈沖輸出
12.3.5 由輸入捕獲信號觸發(fā)的脈沖輸出
12.4 使用注意事項
12.4.1 脈沖輸出引腳的功能
12.4.2 無重疊式輸出的注意事項
第13章 監(jiān)視定時器
13.1 概述
13.1.1 特點
13.1.2 方框圖
13.1.3 寄存器的配置
13.2 寄存器說明
13.2.1 定時器控制/狀態(tài)寄存器（TCSR）
13.2.2 定時計數(shù)器TCNT
13.2.3 復位控制/狀態(tài)寄存器（RSTCSR）
13.2.4 寄存器地址說明
13.3 運行
13.3.1 監(jiān)視定時器模式運行
13.3.2 內部定時器模式運行
13.4 使用注者事項
13.4.1 定時計數(shù)器（TCNT）寫操作和計數(shù)之間的競爭
13.4 2 改變CKS2～CKS0的值
13.4.3 監(jiān)規(guī)定時器模式與內部定時器模式間切換
13.4.4 WDTDVF信號使系統(tǒng)復位
13.4.5 監(jiān)視定時器模式下的內部復位
第14章 串行通槽接口（SCI）
14.1 概述
14.2 寄存器
14.2.1 接收移位寄存器（RSR）
14.2.2 接收數(shù)據(jù)寄存器（RDR）
14.2.3 發(fā)送移位寄存器（TSR）
14.2.4 發(fā)送數(shù)據(jù)寄存器（TDR）
14.2.5 串行方式寄存器（SMR）
14.2.6 串行控制寄存器（SCR）
14.2.7 單行狀態(tài)寄存器（SSR）
14.2.8 位傳輸率寄存器（BRR）
14.2.9 智能卡方式寄存器（SCMR）
14.2.10 模塊停止控制寄存器（MSTPCR）
14.3 操作
14.3.1 異步方式
14.3.2 多處理器通信方式
14.3.3 時鐘同步方式下的操作
14.4 SCI中斷
第15章 智能卡接口
15.1 概述
15.2 寄存器
15.2.1 智能卡方式寄存器（SCMR）
15.2.2 串行狀態(tài)寄存器（SSR）
15.3 操作
15.3.1 數(shù)據(jù)格式
15.3.2 時鐘
15.3.3 數(shù)據(jù)傳輸操作
第16章 A/D和D/A轉換
16.1 概述
16.2 寄存器
16.2.1 A/D數(shù)據(jù)寄存器A～H（ADDRA～ADDRH）
16.2.2 A/D控制/狀態(tài)寄存器（ADCSR）
16.2.3 A/D控制寄存器（ADCR）
16.2.4 D/A數(shù)據(jù)寄存器0和1（DADR0，DADR1）
16.2.5 D/A控制寄存器（DACR）
16.2.6 模塊停止控制寄存器（MSTPCR）
16.3 A/D操作
16.3.1 單通道方式
16.3.2 多通道方式
16.3.3 單通道掃描方式
16.3.4 多通道掃描方式
16.3.5 緩沖器操作
16.3.6 同時采樣操作
16.3.7 A/D轉換時序
16.3.8 中斷
16.4 D/A轉換
第17章 時鐘脈沖發(fā)生器和掉電模式
17.1 時鐘脈沖發(fā)生器
17.1.1 框圖
17.1.2 寄存器描述
17.1.3 振蕩器
17.2 掉電模式
17.2.1 操作模式
17.2.2 寄存器配置
17.3 寄存器說明
17.3.1 備用控制寄存器（SBYCR）
17.3.2 系統(tǒng)時鐘控制寄存器（SCKCR）
17.3.3 模塊停止控制寄存器（MSTPCR）
17.4 中速模式
17.5 睡眠模式
17.6 模塊停止模式
17.6.1 模塊停止模式
17.6.2 使用注意事項
17.7 軟件備用模式
17.7.1 軟件備用模式
17.7.2 清除軟件備用模式
17.7.3 設定清除軟件備用模式后的振蕩器穩(wěn)定時間
17.7.4 軟件備用模式應用舉例
17.7.5 使用注意事項
17.8 硬件備用模式
17.8.1 硬件備用模式
17.8.2 硬件備用模式時序
17.9 禁止時鐘?輸出功能
第18章 開發(fā)系統(tǒng)和實驗
18.1 E6000仿真系統(tǒng)
18.2 Starter Kit練習器
18.2.1 概述
18.2.2 硬件結構
18.2.3 監(jiān)控命令
18.3 Starter Kit實驗安排
實驗一 H8S調試程序的使用
實驗二 軟件編程
實驗三 I/O端口和8位定時器的使用
實驗四 使用TPU和PPG控制步進電機
實驗五 A/D和D/A轉換
實驗六 串行通信實驗
附錄1 指令表
1. 數(shù)據(jù)傳送指令
2. 算術運算指令
3. 邏輯運算指令
4. 移位指令
5. 位操作指令
6. 轉移指令
7. 系統(tǒng)控制指令
8. 數(shù)據(jù)塊傳送指令
附錄2 在各種運行模式下存儲器地址映像表
附錄3 異常向量表
附錄4 中斷向量表
附錄5 內部I/O寄存器