并行計算機體系結構（陳國良）

第一章 緒論
1.1 引言
1.1.1 什么是并行計算機
1.1.2 為什么需要并行計算機
1.1.3 如何學習并行計算機
1.2 并行計算機發(fā)展背景
1.2.1 應用需求
1.2.2 技術進展
1.2.3 結構趨勢
1.3 典型并行計算機系統(tǒng)簡介
1.3.1 SIMD陣列處理機
1.3.2 向量處理機
1.3.3 共享存儲多處理機
1.3.4 分布存儲多計算機
1.3.5 共享分布存儲多處理機
1.4 當代并行計算機體系結構
1.4.1 并行計算機結構模型
1.4.2 并行計算機訪存模型
1.4.3 并行計算機存儲層次及其一致性問題
1.5 并行計算機的應用基礎
1.5.1 并行計算模型
1.5.2 并行程序設計模型
1.5.3 同步
1.5.4 通信
1.5.5 并行化技術與程序調(diào)試
1.6 國產(chǎn)曙光系列并行機系統(tǒng)介紹
1.6.1 全對稱共享存儲多處理機系統(tǒng)：曙光1號
1.6.2 大規(guī)模并行處理系統(tǒng)：曙光－1000
1.6.3 超級并行計算機系統(tǒng)：曙光－2000
1.7 小結
1.7.1 當今并行機體系結構研究的幾個主要問題
1.7.2 并行計算機中的若干新技術
習題
參考文獻
第二章 性能評測
2.1 引言
2.1.1 什么是并行機的基本性能
2.1.2 為什么要研究并行機的性能評測
2.1.3 如何評測并行機的性能
2.2 機器級性能評測
2.2.1 CPU和存儲器的某些基本性能指標
2.2.2 并行和通信開銷
2.2.3 并行機的可用性與好用性
2.2.4 機器的成本、價格與性能／價格比
2.3 算法級性能評測
2.3.1 加速比性能定律
2.3.2 可擴放性評測標準
2.4 程序級性能評測
2.4.1 基準測試程序的分類
2.4.2 基本基準測試程序
2.4.3 并行基準測試程序
2.4.4 商用基準測試程序
2.4.5 SPEC測試程序
2.5 如何提高高性能
2.5.1 任務劃分
2.5.2 通信分析
2.5.3 任務組合
2.5.4 處理器映射
2.5.5 任務的分配與調(diào)度
2.6 小結
習題
參考文獻
第三章 互連網(wǎng)絡
3.1 引言
3.1.1 系統(tǒng)互連
3.1.2 網(wǎng)絡部件
3.1.3 網(wǎng)絡的性能指標
3.2 靜態(tài)互連網(wǎng)絡
3.2.1 典型的互連網(wǎng)絡
3.2.2 靜態(tài)互連網(wǎng)絡綜合比較
3.3 動態(tài)互連網(wǎng)絡
3.3.1 多處理機總線
3.3.2 交叉開關._
3.3.3 多級互連網(wǎng)絡
3.3.4 動態(tài)互連網(wǎng)絡比較
3.4 機群中的互連技術
3.4.1 Myrinet
3.4.2 HiPPI和超級HiPPI
3.4.3 光纖通道和.FDDI環(huán)
3.4.4 異步傳輸模式ATM
3.4.5 可擴展一致性接口SCI
3.4.6 以太網(wǎng)
3.5 選路與死鎖
3.5.1 信包傳輸方式
3.5.2 選路算法
3.5.3 死鎖避免
3.6 流量控制
3.6.1 鏈路層流量控制
3.6.2 端到端流量控制
3.7 交換開關的設計
3.7.1 端口
3.7.2 內(nèi)部數(shù)據(jù)路徑
3.7.3 通道緩沖區(qū)
3.7.4 輸出調(diào)度
3.8 實例研究
3.9 小結
習題
參考文獻
第四章 對稱多處理機系統(tǒng)
4.1 引言
4.1.1 SMP的特點
4.1.2 多處理機中的擴展存儲層次結構
4.2 高速緩存一致性和順序一致性模型
4.2.1 高速緩存一致性問題
4.2.2 高速緩存一致的存儲系統(tǒng)
4.2.3 總線偵聽實現(xiàn)高速緩存一致性
4.2.4 順序一致性模型
4.3 偵聽高速緩存一致性協(xié)議
4.3.1 偵聽協(xié)議的類型
4.3.2 三態(tài)寫回無效(MSI)協(xié)議
4.3.3 四態(tài)寫回無效(MESI)協(xié)議
4.3.4 四態(tài)寫回更新(Dragon)協(xié)議
4.4 基本高速緩存一致性協(xié)議的實現(xiàn)
4.4.1 正確性要求
4.4.2 基本實現(xiàn)
4.5 多級高速緩存
4.5.1 維護包含性
4.5.2 層次高速緩存一致性的傳播
4.6 分事務總線
4.6.1 基本設計
4.6.2 支持多級高速緩存
4.7 同步問題
4.7.1 基本問題
4.7.2 互斥操作
4.7.3 點到點事件同步
4.7.4 全局事件同步
4.8 實例分析：SGIChallenge
4.8.1 SGI處理器和主存子系統(tǒng)
4.8.2 SGII／O子系統(tǒng)
4.9 小結
習題
參考文獻
第五章 大規(guī)模并行處理機系統(tǒng)
5.1 MPP技術概論
5.1.1.MPP特性和問題
5.1.2 MPP系統(tǒng)概述
5.2 實例分析l：CrayT3E的體系結構
5.2.1 T3E的體系結構
5.2.2 T3E的系統(tǒng)軟件
5.3 新一代ASCI／MPP系統(tǒng)
5.3.1 ASCI可擴放設計策略
5.3.2 硬件和軟件要求
5.3.3 定約的ASCI／MPP平臺
5.4 實例分析2：Intel／SandiaASCIOptionRed
5.4.1 OptionRed的體系結構
5.4.2 OptionRed的系統(tǒng)軟件
5.5 三個典型的MPP系統(tǒng)的運行性能評估
5.6 小結
習題
參考文獻
第六章 機群系統(tǒng)
6.1 引言
6.1.1 基本概念
6.1.2 體系結構
6.2 設計要點
6.2.1 可用性
6.2.2 單一系統(tǒng)映像
6.2.3 SolarisMC中的單系統(tǒng)映像
6.3 作業(yè)管理
6.3.1 研究動機
6.3.2 作業(yè)管理系統(tǒng)
6.3.3 研究現(xiàn)狀
6.3.4 負載共享程序
6.4 并行文件系統(tǒng)
6.4.1 數(shù)據(jù)的物理分布
6.4.2 緩存
6.4.3 數(shù)據(jù)預取
6.4.4 I／0接口
6.5 實例分析
6.5.1 BerkeleyNOW
6.5.2 IBMSP2系統(tǒng)
6.6 小結
習題
參考文獻
第七章 分布式共享存儲系統(tǒng)
7.1 引言
7.1.1 并行計算機的存儲系統(tǒng)組織
7.1.2 常見的共享存儲系統(tǒng)
7.2 可擴放的高速緩存一致性協(xié)議
7.2.1 高速緩存一致性
7.2.2 基于目錄的高速緩存一致性協(xié)議
7.3 放松的存儲一致性模型
7.3.1 目錄協(xié)議中訪存事件次序的實現(xiàn)
7.3.2 弱存儲一致性模型
7.3.3 存儲一致性模型的框架模型
7.3.4 高速緩存一致性協(xié)議和存儲一致性模型的關系
7.4 硬件DSM實例研究
7.4.1 Stanford的DASH多計算機(CC－NUMA結構)
7.4.2 ：KendallSquareResearch的KSRl(COMA結構)
7.5 共享虛擬存儲系統(tǒng)SVM
7.5.1 SVM系統(tǒng)中的關鍵技術
7.5.2 實例研究：JIAJIA共享虛擬存儲系統(tǒng)
7.6 小結
習題
參考文獻
第八章 并行機中的通信與延遲
8.1 引言
8.1.1 延遲的基本概念
8.1.2 延遲容忍技術的基本要求和收益上限
8.1.3 消息傳遞模型下的各種延遲容忍技術
8.2 延遲避免
8.2.1 采用放松的一致性模型
8.2.2 大塊數(shù)據(jù)傳輸
8.3 延遲容忍
8.3.1 預通信
8.3.2 多線程
8.4 延遲減少
8.4.1 用戶級通信技術
8.4.2 主動消息實現(xiàn)技術
8.5 小結
習題
參考文獻
專業(yè)術語中英對照及索引