EDA技術(shù)綜合應用實例與分析

第1章EDA技術(shù)綜合應用設(shè)計基礎(chǔ)
1.1EDA技術(shù)綜合應用的形式
1.2EDA技術(shù)綜合應用的設(shè)計方法與建模
1.2.1分析方法
1.2.2表示方法
1.2.3實現(xiàn)方法
1.2.4組成模型
1.2.5表示模型
1.3EDA綜合應用設(shè)計中典型單元電路的設(shè)計
1.3.1計數(shù)器的設(shè)計
1.3.2分頻電路的設(shè)計
1.3.3多路選擇器的設(shè)計
1.3,4編碼器的設(shè)計
1.3.5寄存器的設(shè)計
1.3.6存儲器的設(shè)計
1.3.7輸入電路的設(shè)計
1.3.8顯示電路的設(shè)計
1.4EDA技術(shù)綜合應用設(shè)計的主要軟件及設(shè)備
1.4.1主要軟件、設(shè)備及作用
1.4.2CPLD／FPGA+MCU系統(tǒng)聯(lián)合調(diào)試設(shè)備的聯(lián)接
1.4.3Create-Pcb高精度電路板制作儀簡介
1.5綜合應用系統(tǒng)外圍電路的PCB設(shè)計與制作
1.5.1啟動設(shè)計環(huán)境
1.5.2原理圖的設(shè)計
1.5.3生成網(wǎng)絡(luò)表
1.5.4PCB的設(shè)計
1.5.5PCB的制作
第2章多路彩燈控制器的設(shè)計與分析
2.1系統(tǒng)設(shè)計要求
2.2系統(tǒng)設(shè)計方案
2.3主要VHDL源程序
2.3.1時序控制電路的VHDL源程序
2.3.2顯示控制電路的VHDL源程序
2.3.3整個電路系統(tǒng)的VHDL源程序
2.4系統(tǒng)仿真顧件驗證
2.4.1系統(tǒng)的有關(guān)仿真
2.4.2系統(tǒng)的硬件驗證
2.5設(shè)計技巧分析
2.6系統(tǒng)擴展思路
第3章智力掄答器的設(shè)計與分析
3.1系統(tǒng)設(shè)計要求
3.2系統(tǒng)設(shè)計方案
3.3主要VHDL源程序
3.3.1搶答鑒別電路QDJB的VHDL源程序
3.3.2計分器電路JFQ的VHDL源程序
3.3.3計時器電路JSQ的VHDL源程序
3.3.4譯碼器電路YMQ的VHDL源程序
3.4系統(tǒng)仿真順件驗證
3.4.1系統(tǒng)的有關(guān)仿真
3.4.2系統(tǒng)的硬件驗證
3.5設(shè)計技巧分析
3.6系統(tǒng)擴展思路
第4章電子密碼鎖的設(shè)計與分析
4.1系統(tǒng)設(shè)計要求
4.2系統(tǒng)設(shè)計方案
4.2.1密碼鎖輸入電路的設(shè)計
4.2.2密碼鎖控制電路的設(shè)計
4.2.3密碼鎖顯示電路的設(shè)計
4.2.4密碼鎖的整體組裝設(shè)計
4.3主要VHDL源程序
4.3.1鍵盤輸入去抖電路的VHDL源程序
4.3.2密碼鎖輸入電路的VHDL源程序
4.3.3密碼鎖控制電路的VHDL源程序
4.3.4其他電路的VHDL源程序
4.4系統(tǒng)仿真／硬件驗證
4.4.1系統(tǒng)的有關(guān)仿真
4.4.2系統(tǒng)的硬件驗證
4.5設(shè)計技巧分析
4.6系統(tǒng)擴展思路
第5章微波爐控制器的設(shè)計與分析
5.1系統(tǒng)設(shè)計要求
5.2系統(tǒng)設(shè)計方案
5.2.1微波爐控制器的總體設(shè)計方案
5.2.2狀態(tài)控制器KZQ的設(shè)計
5.2.3數(shù)據(jù)裝載器ZZQ的設(shè)計
5.2.4烹調(diào)計時器JSQ的設(shè)計
.5.2.5顯示譯碼器YMQ47的設(shè)計
5.3主要VHDL源程序
5.3.1狀態(tài)控制器KZQ的VHDL源程序
5.3.2數(shù)據(jù)裝載器ZZQ的VHDL源程序
5.3.3烹調(diào)計時器JSQ的VHDL源程序
5.3.4顯示譯碼器YMQ47的VHDL源程序
5.3.5微波爐控制器WBLKZQ的VHDL源程序
5.4系統(tǒng)仿真／硬件驗證
5.4.1系統(tǒng)的有關(guān)仿真
5.4.2系統(tǒng)的硬件驗證
5.5設(shè)計技巧分析
5.6系統(tǒng)擴展思路
第6章交通控制器的設(shè)計與分析
6.1系統(tǒng)設(shè)計要求
6.2系統(tǒng)設(shè)計方案
6.3主要VHDL源程序
6.3.1交通燈控制器JTDKZ的VHDL源程序
6.3.245s定時單元的VHDL源程序
6.3.35s定時單元的VHDL源程序
6.3.425s定時單元的VHDL源程序
6.3.5顯示控制單元的VHDL源程序
6.3.6顯示譯碼器的VHDL源程序
6.3.7系統(tǒng)總體組裝電路的VHDL源程序
6.4系統(tǒng)仿真順件驗證
6.4.1系統(tǒng)的有關(guān)仿真
6.4.2系統(tǒng)的硬件驗證
6.5設(shè)計技巧分析
6.6系統(tǒng)擴展思路
第7章綜合計時系統(tǒng)的設(shè)計與分析
7.1系統(tǒng)設(shè)計要求
7.2系統(tǒng)設(shè)計方案
7.2.1綜合計時電路的設(shè)計
7.2.2顯示控制電路的設(shè)計
7.2.3調(diào)整控制電路TZKZQ的設(shè)計
7.2.4系統(tǒng)總體組裝電路的設(shè)計
7.3主要VHDL源程序
7.3.1綜合計時電路的VHDL源程序
7.3.2顯示控制電路XSKZQ的VHDL源程序
7.3.3調(diào)整控制電路TZKZQ的VHDL源程序
7.3.4系統(tǒng)總體組裝電路的VHDL源程序
7.4系統(tǒng)仿真／硬件驗證
7.4.1系統(tǒng)的有關(guān)仿真
7.4.2系統(tǒng)的硬件驗證
7.5設(shè)計技巧分析
7.6系統(tǒng)擴展思路
第8章數(shù)據(jù)采集控制系統(tǒng)的設(shè)計與分析
8.1系統(tǒng)設(shè)計要求
8.2系統(tǒng)設(shè)計方案
8.2.1系統(tǒng)總體設(shè)計方案
8.2.2A／D轉(zhuǎn)換控制模塊ADZHKZ的設(shè)計
8.3主要VHDL源程序
8.3.1A／D轉(zhuǎn)換控制模塊ADZHKZ的VHDL源程序
8.3.2數(shù)據(jù)運算與處理模塊SJYSCL的VHDL源程序
8.3.3D／A轉(zhuǎn)換控制模塊DAZHKZ的VHDL源程序
8.3.4鍵盤輸入與數(shù)據(jù)顯示控制模塊JPXSKZ的VHDL源程序
8.3.5系統(tǒng)總體組裝的VHDL源程序
8.4系統(tǒng)仿真／硬件驗證
8.4.1系統(tǒng)的有關(guān)仿真
8.4.2系統(tǒng)的硬件驗證
8.5設(shè)計技巧分析
8.6系統(tǒng)擴展思路
第9章電梯控制器的設(shè)計與分析
9.1系統(tǒng)設(shè)計要求
9.2系統(tǒng)設(shè)計方案
9.3主要VHDL源程序
9.4系統(tǒng)仿真／硬件驗證
9.4.1系統(tǒng)的有關(guān)仿真
9.4.2系統(tǒng)的硬件驗證
9.5設(shè)計技巧分析
9.6系統(tǒng)擴展思路
第10章車載DVD位控系統(tǒng)的設(shè)計與分析
10.1系統(tǒng)設(shè)計要求
10.2系統(tǒng)設(shè)計方案
10.2.1系統(tǒng)的總體結(jié)構(gòu)設(shè)計
10.2.2系統(tǒng)內(nèi)各模塊的設(shè)計
10.3主要VHDL源程序
10.4系統(tǒng)仿真／硬件驗證
10.4.1系統(tǒng)的有關(guān)仿真
10.4.2系統(tǒng)的硬件驗證
10.5設(shè)計技巧分析
10.6系統(tǒng)擴展思路
第11章直接數(shù)字頻率合成器的設(shè)計與分析
11.1系統(tǒng)設(shè)計要求
11.2系統(tǒng)設(shè)計方案
11.2.1DDS的工作原理
11.2.2DDS的FPGA實現(xiàn)設(shè)計
11.3主要VHDL源程序
11.3.1相位累加器SUM99的VHDL源程序
11.3.2相位寄存器REGl的VHDL源程序
11.3.3正弦查找表ROM的VHDL源程序
11.3.4系統(tǒng)的整體組裝DDS的VHDL源程序
11.4系統(tǒng)仿真／硬件驗證
11.4.1系統(tǒng)的有關(guān)仿真
11.4.2系統(tǒng)的硬件驗證
11.5設(shè)計技巧分析
11.6系統(tǒng)擴展思路
第12章圖像邊緣檢測器的設(shè)計與分析
12.1系統(tǒng)設(shè)計要求
12.2系統(tǒng)設(shè)計方案
12.2.1算法選擇
12.2.2算法實現(xiàn)
12.2.3總體設(shè)計方案
12.2.4主要功能模塊的設(shè)計
12.3主要LPM原理圖和VHDL源程序
12.3.1LPM兆功能塊定制方法簡介
12.3.2一些模塊的LPM原理圖
12.3.3RESULT的VHDL源程序
12.3.4COMPARE的VHDL源程序
12.3.5系統(tǒng)的總體組裝設(shè)計
12.4系統(tǒng)仿真順件驗證
12.4.1系統(tǒng)的有關(guān)仿真
12.4.2系統(tǒng)的硬件驗證
12.5設(shè)計技巧分析
12.6系統(tǒng)擴展思路
第13章等精度數(shù)字頻率計的設(shè)計與分析
13.1系統(tǒng)設(shè)計要求
13.2系統(tǒng)設(shè)計方案
13.2.1系統(tǒng)設(shè)計方案選擇
13.2.2系統(tǒng)總體設(shè)計方案
13.2.3CPLD／FPGA測頻專用模塊的VHDL程序設(shè)計
13.2.4單片機控制與運算程序的設(shè)計
13.3主要VHDL和單片機源程序
13.3.1主要VHDL源程序.
13.3.2單片機源程序
13.4系統(tǒng)仿真順件驗證
13.4.1系統(tǒng)調(diào)試的方法
13.4.2系統(tǒng)調(diào)試的軟／硬件
13.4.3系統(tǒng)的仿真結(jié)果
13.4.4系統(tǒng)的硬件驗證
13.5設(shè)計技巧分析
13.6系統(tǒng)擴展思路
第14章出租車計費系統(tǒng)的設(shè)計與分析
14.1系統(tǒng)設(shè)計要求
14.2系統(tǒng)設(shè)計方案
.14.2.1系統(tǒng)總體設(shè)計方案
14.2.2測控FPGA的VHDL程序設(shè)計
14.2.3單片機控制程序設(shè)計
14.3主要源程序
14.3.1主要VHDL源程序
14.3.2單片機匯編語言源程序
14.4系統(tǒng)仿真順件驗證
14.4.1系統(tǒng)的調(diào)試方法
14.4.2系統(tǒng)調(diào)試的軟／硬件
14.4.3系統(tǒng)的有關(guān)仿真
14,4.4系統(tǒng)的硬件驗證
14.5設(shè)計技巧分析
14.6系統(tǒng)擴展思路
第15章低頻數(shù)字相位測量儀的設(shè)計與分析
15.1系統(tǒng)設(shè)計要求
15.2系統(tǒng)設(shè)計方案
15.2.1總體設(shè)計方案
15.22信號整形電路的設(shè)計
15.2.3FPGA數(shù)據(jù)采集電路的設(shè)計
15.2.4單片機數(shù)據(jù)運算控制電路的設(shè)計
15.2.5數(shù)據(jù)顯示電路的設(shè)計
15.3主要VHDL源程序和匯編語言程序
15.3.1FPGA的VHDL源程序清單
15.3.2單片機的匯編語言源程序清單
15.4系統(tǒng)仿真／硬件驗證
15.4.1系統(tǒng)調(diào)試的方法
15.4.2系統(tǒng)調(diào)試的軟／硬件
15.4.2系統(tǒng)的有關(guān)仿真
15.4.4系統(tǒng)的硬件驗證
15.5設(shè)計技巧分析
15.6系統(tǒng)擴展思路
第16章電壓控制LC振蕩器的設(shè)計與分析
16.1系統(tǒng)設(shè)計要求
16.2系統(tǒng)設(shè)計方案
16.2.1系統(tǒng)設(shè)計總體方案
16.2.2電壓控制LC振蕩器的設(shè)計
16.2.3FPGA測控專用芯片的VHDL程序設(shè)計
16.2.4單片機控制程序的設(shè)計
16.3主要VHDL源程序和匯編語言程序
16.3.1FPGA的VHDL源程序
16.3.2單片機的匯編語言源程序
16.4系統(tǒng)仿真／硬件驗證
16.4.1系統(tǒng)調(diào)試的方法
16.4.2系統(tǒng)調(diào)試的軟／硬件
16.4.3系統(tǒng)的有關(guān)仿真
16.4.4系統(tǒng)的硬件驗證
16.5設(shè)計技巧分析
16.6系統(tǒng)擴展思路
參考文獻