集成電路設計寶典

第1章設計中常用的方程
1.1MOS管的電流方程
1.1.1簡單的電流方程
1.1.2飽和區(qū)的溝道長度調制效應
1.1.3小尺寸MOS管的電流方程
1.2CMOS倒相器的交、直流特性
1.2.1CMOS倒相器的直流特性
1.2.2CMOS倒相器的瞬態(tài)特性
1.3CMOS電路中的節(jié)點電容
1.3.1PN結勢壘電容
1.3.2柵電容
1.3.3節(jié)點電容
1.4CMOS傳輸門
1.4.1CMOS傳輸門的直流傳輸特性
1.4.2CMOS傳輸門的導通電阻
1.4.3CMOS傳輸門的襯底偏壓效應
1.4.4CMOS傳輸門的瞬態(tài)特性
1.5設計參數(shù)的萃取
第1章參考文獻
第2章CMOS電路基本單元的優(yōu)化設計
2.1CMOS電路優(yōu)化設計的條件
2.1.1上升時間和下降時間相等的優(yōu)化條件
2.1.2最佳噪聲容限的優(yōu)化條件
2.1.3最佳的驅動能力
2.2CMOS倒相器的優(yōu)化設計
2.3CMOS基本門的優(yōu)化設計
2.3.1與非門的優(yōu)化設計
2.3.2或非門的優(yōu)化設計
2.3.3減小芯片面積的基本門設計
2.4CMOS傳輸門的優(yōu)化設計
2.4.1傳輸門結構速度的優(yōu)化設計
2.4.2CMOS傳輸門導通電阻的優(yōu)化設計
2.5輸出級驅動能力的優(yōu)化設計
2.5.1輸出驅動級間的優(yōu)化設計
2.5.2輸出驅動級的優(yōu)化設計
2.6CMOSD型觸發(fā)器的優(yōu)化設計
2.6.1D型觸發(fā)器的設計分析
2.6.2D型觸發(fā)器的設計舉例
第3章邏輯控制單元
3.1或與非門
3.2與或非門
3.3二選一電路
3.3.1鐘控門組成的二選一電路
3.3.2傳輸門組成的二選一電路
3.3.3傳輸門和鐘控門組成的二選一電路
3.4異或門和同或門
3.4.1異或門
3.4.2同或門
3.5半加器和全加器
3.5.1同或門加倒相器組成的半加器
3.5.2傳輸門和鐘控門組成的半加器
3.5.3全加器
3.6I/O（輸入/輸出）結構
3.6.1輸入緩沖器
3.6.2三態(tài)輸出和I/O雙向緩沖器
第4章觸發(fā)器
4.1鎖存器
4.1.1傳輸門、鐘控門和倒相器組成的鎖存器
4.1.2帶有復位和置位的鎖存器
4.1.3與或非門和或與非門組成的鎖存器
4.1.4雙時鐘控制的鎖存器
4.2施密特觸發(fā)器
4.3D型觸發(fā)器
4.3.1傳輸門和倒相器組成的D型觸發(fā)器
4.3.2倒相器和鐘控門組成的D型觸發(fā)器
4.3.3傳輸門、鐘控門和倒相器組成的D型觸發(fā)器
4.3.4倒比管和鐘控門組成的D型觸發(fā)器
4.4帶有復位的D型觸發(fā)器
4.4.1與非門和或非門控制復位的D型觸發(fā)器
4.4.2鐘控與非門控制復位的D型觸發(fā)器
4.4.3復位與時鐘控制有關的D型觸發(fā)器
4.5帶有置位的D型觸發(fā)器
4.5.1與非門控制置位的D型觸發(fā)器
4.5.2鐘控與非門和與非門控制置位的D型觸發(fā)器
4.5.3單個與非門控制置位的D型觸發(fā)器
4.5.4置位與時鐘控制有關的D型觸發(fā)器
4.6帶有復位和置位的D型觸發(fā)器
4.6.1典型的與非門和或非門組成的帶有復位和置位的D型觸發(fā)器
4.6.2與或非門和或與非門組成的帶有復位和置位的D型觸發(fā)器
4.6.3鐘控與非門和與非門組成的帶有復位和置位的D型觸發(fā)器
4.7帶有雙時鐘控制的D型觸發(fā)器
4.7.1沒有復位端的雙鐘控D型觸發(fā)器
4.7.2帶有復位的雙鐘控D型觸發(fā)器
4.7.3由鐘控門組成的雙鐘控D型觸發(fā)器
4.7.4由鐘控門組成并帶有復位和置位的雙鐘控D型觸發(fā)器
第5章計數(shù)器
5.1計數(shù)單元
5.1.1分頻器
5.1.2鐘控門組成的分頻器
5.1.3既有復位和置位又有計數(shù)的分頻器
5.1.4帶有復位的雙鐘控移位和計數(shù)觸發(fā)器
5.1.5帶有置位的雙鐘控鎖存和計數(shù)觸發(fā)器
5.1.6可預置的計數(shù)單元
5.1.7帶有復位并有三處輸出的雙鐘控移位和計數(shù)觸發(fā)器
5.2異步計數(shù)器
5.2.1異步二進制計數(shù)器
5.2.2譯碼電路
5.2.3七進制計數(shù)器
5.2.4十進制計數(shù)器
5.2.5時鐘控制發(fā)生器
5.3同步計數(shù)器
5.3.12～10進制同步加法計數(shù)器
5.3.22～10進制同步可預置可逆計數(shù)器
5.4鏈式計數(shù)器
第6章存儲電路
第7章CMOS模擬電路及數(shù)模兼容電路
7.1MOS管的交流小信號參數(shù)
7.1.1MOS管的跨導
7.1.2MOS管飽和區(qū)輸出電導gds
7.1.3襯底跨導gmb
7.2有源電阻
7.3恒流源電路
7.3.1基本的恒流源電路
7.3.2共源共柵電流鏡
7.3.3威爾遜恒流源電路
第7章參考文獻
第8章BiCMOS兼容工藝與電路
第8章參考文獻
第9章低壓與高壓兼容的電路
9.1偏置柵高壓MOS管
9.1.1橫向偏置柵高壓MOS管
9.1.2縱向偏置柵高壓MOS管
9.2高壓DMOS管
9.2.1高壓橫向功率DMOS（LDMOS）管
9.2.2高壓縱向功率DMOS（VDMOS）管
9.3全兼容的雙極型高壓結構
9.4提高MOS管源漏擊穿電壓的途徑
9.4.1電場控制板法
9.4.2電場限制環(huán)結構
9.4.3既有場極板又有場限環(huán)的結構
9.5高壓偏置柵MOS管的結構設計
9.5.1偏置柵MOS管漂移區(qū)的設計
9.5.2設計舉例
9.6高壓功率DMOS管的結構設計
9.6.1橫向高壓DMOS管的結構設計
9.6.2縱向高壓DMOS管的結構設計
9.7低壓與高壓兼容中的隔離技術
9.8低壓與高壓兼容的電路
9.8.1具有DMOS高壓輸出的硅柵CMOS門陣列
9.8.2偏置柵MOS高壓輸出的低高壓兼容電路
9.8.3高壓電平位移器
9.8.4高壓高速平板顯示驅動集成電路
9.9智能功率集成電路
9.9.1低壓與高壓兼容的接口技術
9.9.2智能化技術
9.9.3車用高邊智能功率開關電路
9.9.4MOS智能型開關電源功率集成電路
9.10BCD兼容工藝技術
9.10.140V的BiCMOS兼容技術
9.10.2BCD兼容工藝
第9章參考文獻
第10章可靠性設計
10.1微電子系統(tǒng)的可靠性
10.2輸入保護的設計