計(jì)算機(jī)組成原理

第1章  概述
  1.1  計(jì)算機(jī)的產(chǎn)生與發(fā)展
  1.2  計(jì)算機(jī)的應(yīng)用
  1.3  計(jì)算機(jī)的特征
  1.3.1  馮諾依曼機(jī)的基本特征
  1.3.2  計(jì)算機(jī)的外部特征
  1.4  計(jì)算機(jī)的硬件系統(tǒng)
  1.5  計(jì)算機(jī)的軟件系統(tǒng)
  1.5.1  系統(tǒng)程序
  1.5.2  應(yīng)用程序
  1.5.3  幾種典型的系統(tǒng)軟件及其基本功能
  1.6  計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
  習(xí)題
第2章  數(shù)據(jù)的表示
  2.1  數(shù)制與轉(zhuǎn)換
  2.1.1  進(jìn)位制中數(shù)的表示
  2.1.2  各種進(jìn)位制之間的轉(zhuǎn)換
  2.1.3  二進(jìn)制的優(yōu)點(diǎn)
  2.2  定點(diǎn)數(shù)及其在計(jì)算機(jī)中的表示
  2.2.1  真值與機(jī)器數(shù)
  2.2.2  原碼
  2.2.3  補(bǔ)碼
  2.2.4  反碼
  2.2.5  三種碼制的比較
  2.2.6  定點(diǎn)數(shù)的加減法運(yùn)算
  2.3  浮點(diǎn)數(shù)及其在計(jì)算機(jī)中的表示
  2.3.1  階的移碼表示
2.3.2  浮點(diǎn)數(shù)的規(guī)格化
  2.3.3  浮點(diǎn)數(shù)的格式
  2. 3.4  定點(diǎn)表示與浮點(diǎn)表示的比較
  2.4  十進(jìn)制數(shù)在計(jì)算機(jī)中的表示
  2.4.1  十進(jìn)制數(shù)的編碼
  2.4.2  十進(jìn)制數(shù)在機(jī)器中的格式
  2.5  非數(shù)值數(shù)據(jù)在計(jì)算機(jī)中的表示
  2.5.1  邏輯數(shù)據(jù)
  2.5.2  字符數(shù)據(jù).
  2.6  數(shù)據(jù)傳送
  2.6.1  數(shù)據(jù)的傳送方式'
  2.6.2  故障的檢測與校正
  習(xí)題
第3章  運(yùn)算方法與運(yùn)算器
  3.1  定點(diǎn)加減法運(yùn)算
  3.1.1  補(bǔ)碼加減法運(yùn)算
  3.1.2  溢出判斷
  3.1.3  反碼加減法運(yùn)算
  3.2  加法器與進(jìn)位的傳播
  3.2.1  加法器的結(jié)構(gòu)
  3.2.2  串行進(jìn)位鏈
  3.2.3  單級分組跳躍進(jìn)位
  3.2.4  多級分組跳躍進(jìn)位
  3.3  定點(diǎn)乘法運(yùn)算
  3.3.1  原碼一位乘法
  3.3.2  補(bǔ)碼--位乘法
  3.3.3  原碼兩位乘法
  3.4  定點(diǎn)除法運(yùn)算
  3.4.1  原碼比較法與恢復(fù)余數(shù)法
  3.4.2  原碼不恢復(fù)余數(shù)法
  3.5  浮點(diǎn)運(yùn)算
  3.5.1  浮點(diǎn)數(shù)的加法和減法運(yùn)算
  3.5.2  浮點(diǎn)數(shù)的乘法和除法運(yùn)算
  3.5.3  浮點(diǎn)運(yùn)算器
  3.6  邏輯運(yùn)算
  3.7  運(yùn)算器的組成與結(jié)構(gòu)
  3.7.1  運(yùn)算器的基本結(jié)構(gòu)
  3.7.2  某系列機(jī)運(yùn)算器
  習(xí)題
第4章  指令系統(tǒng)
  4.1  指令
  4.2  尋址方式
  4.3  指令的編碼
  4.3.1  操作碼的編碼
  4.3.2  指令格式的優(yōu)化
  4.4  指令的類型
  4.5  PDP-11機(jī)指令系統(tǒng)
  4.5.1  PDP-11機(jī)指令格式
  4.5.2  PDP-11系列機(jī)尋址方式
  4.5.3  內(nèi)存的編址方式
  4.5.4  程序狀態(tài)字
  4.5.5  指令系統(tǒng)簡介
  4.6  Intel 8086指令系統(tǒng)簡介 
  4.7  RISC指令系統(tǒng) 
  習(xí)題
第5章  存儲器
  5.1  概述
  5.2  半導(dǎo)體隨機(jī)存取存儲器
  5.2.1  記憶單元的基本原理
  5.2.2  基本存儲單元電路
  5.2.3  MOS動態(tài)RAM分析
  5.2.4  半導(dǎo)體RAM結(jié)構(gòu)
  5.2.5  存儲容量的擴(kuò)展
  5.3  只讀存儲器
  5.3.1  掩膜ROM
  5.3.2  可編程ROM
  5.3.3  可變程序的ROM
  5.3.4  只讀存儲器的容量擴(kuò)展
  5.4  磁表面存儲器
  5.4.1  磁表面存儲器原理
  5.4.2  記錄方式
  5.4.3  磁盤存儲器
  5.5  并行存儲器
  5.6  高速緩沖存儲器(Cache)  
  5.6.1  工作原理
  5.6.2  地址映像
  5.6.3  替換算法
  5.6.4  1NTEL 82385 Cache組織  
  5.7  虛擬存儲器
  習(xí)題
第6章  控制器
  6.1  控制器的基本功能
  6.2  控制器的基本結(jié)構(gòu)
  6.2.1  指令部件
  6.2.2  時(shí)序部件
  6.2.3  微操作控制信號產(chǎn)生器
  6.2.4  控制臺
  6.3  控制器的控制時(shí)序
  6.3.1  時(shí)序關(guān)系
  6.3.2  時(shí)序部件的邏輯組織
  6.4  控制方式
  65  指令的執(zhí)行
  6.5.1  模擬機(jī)
  6.5.2  數(shù)據(jù)通路及其信息傳送的控制
  6.5.3  指令的執(zhí)行過程
  66  組合邏輯控制器
  67  微程序控制器
  6.7.1  微程序控制器的基本原理
  6.7.2  微指令的編碼方法
  6.7.3  微程序的順序控制
  6.7.4  微程序控制的模型機(jī)
  習(xí)題
第7章  輸入輸出系統(tǒng)
  7.1  I／O系統(tǒng)概述
  7.1.1  I／O系統(tǒng)的組成
  7.1.2  外部設(shè)備的尋址
  7.1.3  I／O控制方式
  7.2  外部設(shè)備
  7.2.1  功能與分類
  7.2.2  輸入設(shè)備
  7.2.3  輸出設(shè)備
  7.2.4  數(shù)據(jù)通信設(shè)備
  7.2.5  過程控制設(shè)備
  7.3  總線
  7.4  程序查詢方式
  7.4.1  程序查詢方式的接口
  7.4.2  程序
  7.5  程序中斷輸入輸出方式
  7.5.1  中斷系統(tǒng)
  7.5.2  程序中斷處理過程
  7.5.3  多重中斷
  7.5.4  中斷接口
  7.6  存儲器直接訪問(DMA)的I／O方式
  7.6.1  DMA特點(diǎn)
  7.6.2  DMA接口控制器
  7.6.3  DMA傳送過程
  習(xí)題
  參考文獻(xiàn)