注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術(shù)計算機/網(wǎng)絡硬件、外部設(shè)備與維護可編程邏輯器件和EDA設(shè)計技術(shù)

可編程邏輯器件和EDA設(shè)計技術(shù)

可編程邏輯器件和EDA設(shè)計技術(shù)

定 價:¥38.00

作 者: 姜雪松 等編著
出版社: 機械工業(yè)出版社
叢編項: 硬件電路工程師從入門到提高叢書
標 簽: 可編程控制器

ISBN: 9787111173144 出版時間: 2006-01-01 包裝: 膠版紙
開本: 小16開 頁數(shù): 367 字數(shù):  

內(nèi)容簡介

  本書為硬件電路工程師從入門到提高叢書之一,其從實際應用的角度出發(fā),全面系統(tǒng)地介紹了可編程邏輯器件和EDA設(shè)計技術(shù)??梢允棺x者快速、全面地掌握可編程邏輯器件和EDA設(shè)計技術(shù)。本書既可以作為高等院校電子通信類高年級本科生、研究生的教材或教學參考書,同時也可以作為從事電子系統(tǒng)設(shè)計的工程師和科研人員的技術(shù)參考書。目前,可編程邏輯器件和EDA設(shè)計技術(shù)的結(jié)合使得電子系統(tǒng)設(shè)計變得更加簡單方便、靈活快速,因此掌握可編程邏輯器件和EDA設(shè)計技術(shù)已經(jīng)成為通信與電子類技術(shù)人員的一項重要設(shè)計手段和技能。本書從實際應用的角度出發(fā),全面系統(tǒng)地介紹了可編程邏輯器件和EDA設(shè)計技術(shù)。本書第1部分主要介紹了可編程邏輯器件和EDA設(shè)計技術(shù)的基本知識,然后討論了可編程邏輯器件的基本原理和Xilinx公司的主流CPLD和FPGA器件。第2部分主要介紹了EDA設(shè)計技術(shù)中的VHDL設(shè)計方法,然后重點討論了兩種流行酌EDA開發(fā)工具:Altera公司的MAX+plusⅡ和Xilinx公司的ISE。第3部分通過大型的應用實例來討論可編程邏輯器件和EDA設(shè)計技術(shù)的結(jié)合應用。本書內(nèi)容豐富、技術(shù)新穎、實用性強,可以使讀者快速、全面地掌握可編程邏輯器件和EDA設(shè)計技術(shù)。本書既可以作為高等院校電子通信類高年級本科生、研究生的教材或教學參考書,同時也可以作為從事電子系統(tǒng)設(shè)計的工程師和科研人員的技術(shù)參考書。

作者簡介

暫缺《可編程邏輯器件和EDA設(shè)計技術(shù)》作者簡介

圖書目錄

叢書序
前言
第1章 可編程邏輯器件和EDA設(shè)計技術(shù)
 1.1 可編程邏輯器件
 1.2 EDA設(shè)計技術(shù)
第2章 可編程邏輯器件的基本原理
 2.1 可編程邏輯器件的基本結(jié)構(gòu)
 2.2 簡單的可編程邏輯器件
 2.3 可編程邏輯器件:EPLD和CPLD
 2.4 現(xiàn)場可編程門陣列
第3章 Xillinx公司可編程邏輯器件的結(jié)構(gòu)原理
 3.1 XC9500系列CPLD的結(jié)構(gòu)原理
 3.2 CoolRunner XPLA3系列CPLD的結(jié)構(gòu)原理
 3.3 CoolRunner-Ⅱ系列CPLD的結(jié)構(gòu)原理
 3.4 CoolRunner-Ⅱ和Spartan-ⅡE系列FPGA的結(jié)構(gòu)原理
 3.5 Virtex-Ⅱ系列FPGA的結(jié)構(gòu)原理
第4章 VHDL設(shè)計方法
 4.1 VHDL概述
 4.2 VHDL程序的結(jié)構(gòu)
 4.3 VHDL程序的元素
 4.4 VHDL程序的描述語句
第5章 EDA開發(fā)工具——MAX+PlusⅡ
 5.1 MAX+plusaⅡ開發(fā)工具簡介
 5.2 MAX+plusaⅡ的設(shè)計輸入
 5.3 MAX+plusaⅡ的設(shè)計編譯
 5.4 MAX+plusaⅡ的設(shè)計校驗
 5.5 MAX+plusaⅡ的器件編程 
第6章 EDA開發(fā)工具——ISE
 6.1 設(shè)計開始
 6.2 VHDL的設(shè)計輸入
 6.3 添加時序約束
 6.4 仿真行為模型
 6.5 使用ModelSim進行行為仿真
 6.6 原理圖方式的設(shè)計輸入
 6.7 設(shè)計輸入
第7章 CPLD/FPGA的邊界掃描與下載方式
 7.1 概述
 7.2 邊界掃描測試
 7.3 Xilinx器件的下載
第8章 I2C總線的設(shè)計
 8.1 I2C總線的結(jié)構(gòu)
 8.2 I2C總線的具體實現(xiàn)
 8.3 程序說明
第9章 DDR SDRAM接口控制器
 9.1 概述
 9.2 設(shè)計要點
 9.3 頂層程序模塊
 9.4 時鐘模塊
 9.5 控制模塊說明
 9.6 數(shù)據(jù)通道模塊
 9.7 DQS選通模塊
 9.8 測試平臺
參考文獻

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) www.dappsexplained.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號