數(shù)字邏輯設(shè)計(jì)

定　價(jià)：￥45.00

作　者：	（美）Brian Holdsworth clive woods著
出版社：	人民郵電出版社
叢編項(xiàng)：	國外著名高等院校信息科學(xué)與技術(shù)優(yōu)秀教材
標(biāo)　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787115137210	出版時(shí)間：	2006-05-01	包裝：	膠版紙
開本：	小16開	頁數(shù)：	383	字?jǐn)?shù)：

內(nèi)容簡介

本書系統(tǒng)地介紹了數(shù)字邏輯電路設(shè)計(jì)的基礎(chǔ)知識，內(nèi)容全面，實(shí)用性強(qiáng)。全書共分13章，系統(tǒng)地闡述了數(shù)制和碼制、布爾代數(shù)、卡諾圖和布爾函數(shù)化簡、組合邏輯設(shè)計(jì)方法、中規(guī)模集成電路的組合邏輯設(shè)計(jì)、鎖存器和觸發(fā)器、計(jì)數(shù)器和寄存器、時(shí)鐘驅(qū)動(dòng)的時(shí)序電路、事件驅(qū)動(dòng)的電路、測量與接口、可編程邏輯器件、算術(shù)運(yùn)算電路、故障診斷與測試等內(nèi)容，并附有邏輯功能符號的介紹。書中每章有一定數(shù)量的習(xí)題，書后給出了答案。　　作者在最新修訂的第四版中增加了擴(kuò)展的二-十進(jìn)制碼、格雷碼、觸發(fā)器應(yīng)用、軸和線性編碼器、存儲元件和現(xiàn)場可編程門陣列(FPGA)等內(nèi)容，新增了介紹數(shù)字部件與模擬信號之間接口一章的內(nèi)容，更新了故障定位等章節(jié)內(nèi)容，使本書覆蓋了數(shù)字系統(tǒng)設(shè)計(jì)的最新技術(shù)和進(jìn)展情況。　　本書內(nèi)容由淺入深，既適用于數(shù)字邏輯電路與數(shù)字系統(tǒng)的基礎(chǔ)教學(xué)，也可用于深入提高，適合作為高等學(xué)校計(jì)算機(jī)專業(yè)"數(shù)字邏輯"課程的教材，亦可供從事計(jì)算機(jī)、自動(dòng)化及電子學(xué)方面生產(chǎn)和科學(xué)研究的人員等參考。

作者簡介

暫缺《數(shù)字邏輯設(shè)計(jì)》作者簡介

圖書目錄

第1章　數(shù)字系統(tǒng)與編碼　1
1.1　簡介　1
1.2　數(shù)字系統(tǒng)　1
1.3　數(shù)字系統(tǒng)之間的轉(zhuǎn)換　2
1.4　二進(jìn)制加減法　4
1.5　帶符號的算術(shù)　5
1.6　補(bǔ)碼算術(shù)　5
1.7　二進(jìn)制數(shù)的補(bǔ)碼表示　5
1.8　基數(shù)補(bǔ)碼和降基補(bǔ)碼算術(shù)的有效性　7
1.9　偏置二進(jìn)制表示法　8
1.10　基數(shù)補(bǔ)碼的加減法　8
1.11　基數(shù)補(bǔ)碼表示的圖示　10
1.12　降基補(bǔ)碼的加減法運(yùn)算　10
1.13　無符號二進(jìn)制數(shù)的乘法　11
1.14　有符號二進(jìn)制數(shù)的乘法　12
1.15　二進(jìn)制除法　12
1.16　浮點(diǎn)運(yùn)算　13
1.17　十進(jìn)制數(shù)字的二進(jìn)制編碼　14
1.18　n維立方體和距離　15
1.19　錯(cuò)誤檢測和糾錯(cuò)　16
1.20　漢明碼　17
1.21　格雷碼　18
1.22　ASCII碼　19
1.23　復(fù)習(xí)題　21
第2章　布爾代數(shù)　23
2.1　簡介　23
2.2　布爾代數(shù)　23
2.3　派生布爾操作　24
2.4　布爾函數(shù)　24
2.5　真值表　24
2.6　開關(guān)邏輯　25
2.7　與運(yùn)算的開關(guān)應(yīng)用　25
2.8　或運(yùn)算的開關(guān)應(yīng)用　26
2.9　與門和或門的應(yīng)用　27
2.10　非運(yùn)算　27
2.11　布爾運(yùn)算的門和開關(guān)應(yīng)用　28
2.12　布爾定理　28
2.13　完全集　31
2.14　異或運(yùn)算　31
2.15　Reed-Muller等式　32
2.16　集合論和文氏圖　32
2.17　復(fù)習(xí)題　33
第3章　卡諾圖和函數(shù)簡化　36
3.1　簡介　36
3.2　最小項(xiàng)和最大項(xiàng)　36
3.3　正則表達(dá)式　37
3.4　兩個(gè)變量的布爾函數(shù)　37
3.5　卡諾圖　38
3.6　用卡諾圖表示布爾函數(shù)　40
3.7　卡諾圖中的最大項(xiàng)　41
3.8　布爾函數(shù)的簡化　42
3.9　反函數(shù)　44
3.10　無關(guān)項(xiàng)　45
3.11　最大項(xiàng)的積的簡化　46
3.12　Quine-McCluskey列表簡化法　47
3.13　質(zhì)蘊(yùn)涵表的性質(zhì)　49
3.14　循環(huán)質(zhì)蘊(yùn)涵表(cycle primeimplicant table)　50
3.15　半循環(huán)質(zhì)蘊(yùn)涵表　51
3.16　函數(shù)中含有無關(guān)項(xiàng)的Quine-McCluskey列表簡化法　52
3.17　布爾函數(shù)的十進(jìn)制Quine-McCluskey列表簡化法　52
3.18　多輸出電路　55
3.19　多輸出函數(shù)的列表法　58
3.20　降維圖(reduced dimension maps)　60
3.21　根據(jù)真值表繪制降維圖　61
3.22　從降維圖中讀函數(shù)　62
3.23　降維圖畫圈的規(guī)則　62
3.24　最小化的標(biāo)準(zhǔn)　63
3.25　復(fù)習(xí)題　64
第4章　組合邏輯設(shè)計(jì)方法　67
4.1　簡介　67
4.2　與非(NAND)函數(shù)　67
4.3　用與非邏輯實(shí)現(xiàn)與函數(shù)和或函數(shù)　68
4.4　用與非邏輯實(shí)現(xiàn)積之和　68
4.5　或非(NOR)函數(shù)　70
4.6　用或非邏輯實(shí)現(xiàn)與函數(shù)和或函數(shù)　71
4.7　用或非邏輯實(shí)現(xiàn)和之積　72
4.8　用或非邏輯實(shí)現(xiàn)積之和　72
4.9　與非和或非網(wǎng)絡(luò)的布爾代數(shù)分析　73
4.10　與非和或非網(wǎng)絡(luò)的符號電路分析　74
4.11　其他的函數(shù)表示方式　75
4.12　門信號約定　75
4.13　門擴(kuò)展　76
4.14　各種邏輯門網(wǎng)絡(luò)　76
4.15　異或和異或非(Exclusive-NOR)　77
4.16　噪聲容限　80
4.17　傳輸延遲　81
4.18　速率-功耗乘積　82
4.19　扇出　83
4.20　復(fù)習(xí)題　84
……