PCI Express系統(tǒng)體系結構標準教材

第一部分 總 覽
第1章 體系結構展望
1.1 PCI Express簡介
1.1.1 初始PCI解決方案的作用
1.2 與原有總線的比較
1.2.1 作者的聲明
1.2.2 總線性能及其插槽數(shù)的比較
1.2.3 PCI Express的總吞吐量
1.2.4 比較每引腳的性能
1.3 I/O總線體系結構展望
1.3.1 基于33MHz PCI總線的系統(tǒng)
1.3.2 基于66MHz PCI總線的系統(tǒng)
1.3.3 基于66MHz和133MHz PCI-X 1.0總線的平臺
1.3.4 基于DDR和QDR PCI-X 2.0總線的平臺
1.4 PCI Express的線路
1.4.1 PCI Express的拓撲結構
1.4.2 PCI Express系統(tǒng)模塊圖
1.5 PCI Express規(guī)范
第2章 體系結構概述
2.1 PCI Express事務簡介
2.1.1 PCI Express事務協(xié)議
2.1.2一些事務示例
2.2 PCI Express的設備層
2.2.1 概述
2.2.2 設備層及相關的數(shù)據(jù)包
2.2.3 各PCI Express設備層的功能
2.3 非報告存儲器讀事務示例
2.4 熱插拔
2.5 PCI Express的性能與數(shù)據(jù)傳送效率
第二部分 事務協(xié)議
第3章 地址空間與事務路由
3.1 簡介
3.1.1 接收器檢查3種類型的鏈路流量
3.1.2 多端口設備承擔路由負荷
3.1.3 端點的路由能力有限
3.1.4 系統(tǒng)路由策略是可編程的
3.2 兩種類型的本地鏈路流量
3.2.1 有序集
3.2.2 數(shù)據(jù)鏈路層數(shù)據(jù)包(DLLP)
3.3 處理層數(shù)據(jù)包路由基礎
3.3.1 用于訪問4種地址空間的TLP
3.3.2 使用分離事務協(xié)議了嗎
3.3.3 TLP路由的3種方法
3.3.4 PCI Express的路由方法與PCI兼容嗎
3.3.5 定義數(shù)據(jù)包格式和路由的頭字段
3.3.6 使用TLP的頭信息：概述
3.4 應用路由機制
3.4.1 地址路由
3.4.2 ID路由
3.4.3 隱式路由
3.5 路由選項的即插即用設置
3.5.1 路由配置是PCI兼容的嗎
3.5.2 基址寄存器(BAR)：類型O、類型1的頭
3.5.3 基址/限界寄存器，只限類型1頭
3.5.4 總線號寄存器，只限類型1頭
第4章 基于數(shù)據(jù)包的事務
4.1 基于數(shù)據(jù)包的協(xié)議簡介
4.1.1 為什么要使用基于數(shù)據(jù)包的事務協(xié)議
4.2 處理層數(shù)據(jù)包
4.2.1 組裝和拆解TLP
4.2.2 設備核心請求訪問4種空間
4.2.3 所定義的TLP事務變體
4.2.4 TLP的結構
4.2.5 建立事務：TLP請求和完成
4.3 數(shù)據(jù)鏈路層數(shù)據(jù)包
4.3.1 DLLP的類型
4.3.2 DLLP是本地流量
4.3.3 接收器對DLLP的處理
4.3.4 發(fā)送一個數(shù)據(jù)鏈路層數(shù)據(jù)包
4.3.5 DLLP數(shù)據(jù)包的類型
第5章 ACK/NAK協(xié)議
5.1 通過各鏈路可靠地傳輸TLP
5.2 ACK/NAK協(xié)議的基本組成
5.2.1 ACK/NAK協(xié)議中發(fā)送器的基本組成
5.2.2 ACK/NAK協(xié)議的接收器基本組成
5.3 ACK/NAK DLLP的格式
5.4 ACK/NAK協(xié)議詳解
5.4.1 發(fā)送器協(xié)議詳解
5.4.2 接收器協(xié)議詳解
5.5 利用ACK/NAK協(xié)議可靠地處理錯誤情況
5.6 ACK/NAK協(xié)議小結
5.6.1 發(fā)送器部分
5.6.2 接收器部分
5.7 安排數(shù)據(jù)包時推薦的優(yōu)先級
5.8 更多的示例
5.8.1 丟失TLP
5.8.2 丟失ACK DLLP或ACK DLLP并有CRC錯誤
5.8.3 丟失跟隨NAK DLLP的ACK DLLP
5.9 交換器直通轉發(fā)模式
5.9.1 沒有直通轉發(fā)模式
5.9.2 交換器直通轉發(fā)模式
第6章 QoS/XC/VC和仲裁
6.1 服務質量
6.1.1 同步事務支持
6.1.2 差異性服務
6.2 對QoS/TC/VC和仲裁的看法
6.3 流量類別和虛擬通道
6.3.1 VC分配和TC映射
6.4 仲裁
6.4.1 虛擬信道仲裁
6.4.2 端口仲裁
6.4.3 交換器仲裁示例
第7章 流控制
7.1 流控制的概念
7.2 流控制緩沖區(qū)
7.2.1 VC流控制緩沖區(qū)的組織
7.2.2 流控制信用
7.2.3 流控制緩沖區(qū)的最大容量
7.3 流控制機制簡介
7.3.1 流控制的基本組成
7.4 流控制數(shù)據(jù)包
7.5 流控制模型的操作——示例
7.5.1 第一階段——初始化之后的流控制
7.5.2 第二階段——流控制緩沖區(qū)填滿
7.5.3 第三階段——信用限額計數(shù)器翻轉
7.5.4 第四階段——FC緩沖區(qū)溢出錯誤檢查
7.6 通告無限流控制
7.6.1 誰能通告無限流控制信用
7.6.2 無限信用通告的特殊用途
7.6.3 頭和數(shù)據(jù)通告可能沖突
7.7 最小流控制通告
7.8 流控制初始化
7.8.1 FC初始化序列
7.9 FC.INIT之后的流控制更新
7.9.1 FC-Update DLLP的格式和內容
7.9.2 流控制更新頻率
7.9.3 錯誤檢測定時器——一種偽需求
第8章 事務順序
8.1 簡介
8.2 生產(chǎn)者/使用者模型
8.3 真正的PCI Express順序規(guī)則
8.3.1 真正PCI Express設備的生產(chǎn)者/使用者模型
8.4 靈活的順序
8.4.1 RO對存儲器寫和消息的影響
8.4.2 RO對存儲器讀事務的影響
8.4.3 強順序規(guī)則總結
8.5 改變順序規(guī)則，提高性能
8.5.1 強順序可能導致事務阻塞
8.5.2 用VC緩沖區(qū)完成的順序管理
8.5.3 改進的順序規(guī)則小結
8.6  支持PCI總線和避免死鎖
第9章 中斷
9.1 發(fā)送中斷的兩種方法
9.2 消息信號中斷
9.2.1 MSI功能寄存器組
9.2.2 MSI配置基礎
9.2.3 生成MSI中斷請求的基礎
9.2.4 中斷處理程序處理時的存儲器同步
9.2.5 中斷延遲
9.2.6 一些規(guī)則、建議等等
9.3 傳統(tǒng)的PCI中斷發(fā)送機制
9.3.1 背景知識——PCI中斷信令
9.3.2 虛擬INTx信令
9.4 設備可以同時支持MSI和傳統(tǒng)的中斷
9.5 基本系統(tǒng)外圍設備必須考慮的特殊情況
9.5.1 示例系統(tǒng)
第10章 錯誤檢測和處理
10.1 背景
10.2 PCI Express錯誤管理簡介
10.2.1 PCI Express的錯誤校驗機制
10.2.2 錯誤報告機制
10.2.3 錯誤處理機制
10.3 PCI Express錯誤的來源
10.3.1 ECRC的產(chǎn)生與校驗
10.3.2 數(shù)據(jù)中毒(可選)
10.3.3 TC到VC映射錯誤
10.3.4 鏈路流控制相關的錯誤
10.3.5 畸形處理層數(shù)據(jù)包(TLP)
10.3.6 分離事務的錯誤
10.4 錯誤分類
10.4.1 可修正的錯誤
lO.4.2 不可修正的非致命錯誤
10.4.3不可修正的致命錯誤
10.5 報告錯誤的方法
10.5.1 錯誤消息
10.5.2 完成狀況
10.6 基本的錯誤檢測和處理
10.6.1 PCI兼容的錯誤報告機制
10.6.2 PCI Express的基本錯誤處理
10.7 高級錯誤報告機制
10.7.1 ECRC的生成和校驗
10.7.2 粘滯比特的處理
10.7.3 高級可修正錯誤的處理
10.7.4 高級不可修正錯誤的處理
10.7.5 錯誤記錄
10.7.6 根聯(lián)合體錯誤跟蹤和報告
10.8 錯誤記錄與報告小結
第三部 分物理層
第11章 物理層邏輯
11.1 物理層概述
11.1.1 聲明
11.1.2 發(fā)送邏輯概述
11.1.3 接收邏輯概述
11.1.4 物理層鏈路活動狀態(tài)電源管理
11.1.5 鏈路定向和初始化
11.2 發(fā)送邏輯細節(jié)
11.2.1 發(fā)送(Tx)緩沖區(qū)
11.2.2 多路復用器(Mux)和多路復用器控制邏輯
11.2.3 字節(jié)拆分(可選)
11.2.4 擾頻器
11.2.5 8b/10b編碼
11.2.6 并行到串行轉換器(串行器)
11.2.7 差動發(fā)送驅動器
11.2.8 發(fā)送器(Tx)時鐘
11.2.9 發(fā)送邏輯的其他主題
11.3 接收邏輯的細節(jié)
11.3.1 差動接收器
11.3.2 接收時鐘的恢復
11.3.3 串行到并行轉換器(反串行器)
11.3.4 符號邊界測定(符號鎖定)
11.3.5 接收器時鐘補償邏輯
11.3.6 通道到通道的相位補償
11.3.7 8b/10b解碼器
11.3.8 去擾頻器
11.3.9 字節(jié)反拆分
11.3.10 過濾器和數(shù)據(jù)包校正檢查
11.3.11 接收緩沖區(qū)(Rx緩沖區(qū))
11.4 物理層錯誤處理
第12章 電氣物理層
12.1 電氣物理層概述
12.2 高速電氣信令
12.2.1 時鐘要求
12.2.2 阻抗和終結
12.2.3 13(3共模電壓
12.2.4 ESD和短路要求
12.2.5 接收器檢測
12.2.6 差動驅動器和接收器
12.2.7 電氣空閑
12.2.8 鏈路上發(fā)送線路的損耗
12.2.9 AC耦合
12.2.10 去矯(或預矯)
12.2.11 信標信令
12.3 LVDS眼圖
12.3.1 抖動、噪音和信號衰減
12.3.2 眼測試(Eye Test)
12.3.3 最優(yōu)眼
12.3.4 抖動可使眼邊加寬或變窄
12.3.5 噪音和信號衰減使眼變高
12.4 發(fā)送器驅動器特性
12.4.1 概述
12.4.2 發(fā)送驅動器一致性測試和測量負載
12.5 輸入接收器的特性
12.6 在各種電源狀態(tài)中的電氣物理層狀態(tài)
第13章 系統(tǒng)復位
13.1 兩類系統(tǒng)復位
13.1.1 基本復位
13.1.2 帶內復位或Hot復位
13.2 退出復位
13.3 從L2低功率狀態(tài)中的鏈路喚醒
第14章 鏈路初始化和定向
14.1 鏈路初始化和定向概述
14.1.1 概述
14.2 鏈路定向和初始化期間所用的有序集
14.2.1 TS1和TS2有序集
14.2.2 電氣空閑有序集
14.2.3 FTS有序集
14.2.4 SKIP有序集
14.3 鏈路定向和狀況狀態(tài)機(LTSSM)
14.3.1 概述
14.3.2 LTSSM各狀態(tài)概述
14.4 LTSSM各狀態(tài)詳述
14.4.1 檢測狀態(tài)
14.4.2 輪詢狀態(tài)
14.4.3 配置狀態(tài)
14.4.4 恢復狀態(tài)
14.4.5 LO狀態(tài)
14.4.6 LOs狀態(tài)
14.4.7 L1狀態(tài)
14.4.8 L2狀態(tài)
14.4.9 Hot復位狀態(tài)
14.4.10 禁用狀態(tài)
14.4.11 回環(huán)狀態(tài)
14.5 與LTSSM相關的配置寄存器
14.5.1 鏈路功能寄存器
14.5.2 鏈路狀況寄存器
14.5.3 鏈路控制寄存器
第四部分 與電源有關的主題
第15章 功率預算
15.1 功率預算簡介
15.2 功率預算的各個要素
15.3 插槽功率極限控制
15.3.1 擴充端口的插槽功率極限
15.3.2 擴充設備限制功率消耗
15.4 功率預算功能寄存器組
第16章 電源管理
16.1 簡介
16.2 配置軟件的入門知識
16.2.1 PCI PM基礎
16.2.2 OnNow Design Initiative計劃定義了全部PM
16.2.3 PCI Express電源管理與ACPI
16.3 設備功能的電源管理
16.3.1 PM功能寄存器組
16.3.2 設備的PM狀態(tài)
16.3.3 PCI-PM寄存器詳述
16.4 鏈路電源管理簡介
16.5 鏈路活動狀態(tài)電源管理
16.5.1 LOs狀態(tài)
16.5.2 L1 ASPM狀態(tài)
16.5.3 ASPM退出延遲
16.6 軟件發(fā)起的鏈路電源管理
16.6.1 D1/D2/D3hot和L1狀態(tài)
16.6.2 L2/L3準備就緒——切斷鏈路的電源
16.7 鏈路喚醒協(xié)議和PME的生成
16.7.1 PME消息
16.7.2 PME序列
16.7.3 避免PME消息產(chǎn)生背壓(Back Pressure)死鎖
16.7.4 PME環(huán)境
16.7.5 喚醒無法通信的鏈路
16.7.6 輔助電源
第五部分 可選功能
第17章 熱插拔
17.1 背景
17.2 PCI Express環(huán)境下的熱插拔
17.2.1 突然移除通知
17.2.2 PCI熱插拔和PCI Express熱插拔的區(qū)別
17.3 支持熱插拔所需的基本要素
17.3.1 軟件基本要素
17.3.2 硬件基本要素
17.4 卡移除與插人過程
17.4.1開與關狀態(tài)
17.4.2卡移除過程
17.4.3卡插入過程
17.5 標準使用模型
17.5.1 背景
17.5.2 標準用戶接口
17.6 標準熱插拔控制器信令接口
17.7 熱插拔控制器編程接口
17.7.1 插槽功能
17.7.2 插槽控制
17.7.3 插槽狀況和事件管理
17.7.4 卡插槽與服務器10模塊實現(xiàn)
17.8 插槽編號
17.8.1 物理插槽ID
17.9 終止卡與驅動程序的活動
17.9.1 概述
17.9.2 驅動程序暫停(可選)
17.10 原語
第18章 附加卡與連接器
18.1 簡介
18.1.1 附加卡連接器
18.1.2 輔助信號
18.1.3 電氣要求
18.1.4 附加卡的互操作性
18.2 正在開發(fā)的外形規(guī)格
18.2.1 概述
18.2.2 服務器10模塊(SIOM)
18.2.3 提升卡
18.2.4 微型PCI Express卡
18.2.5 NEWCARD外形規(guī)格
第六部分 PCI Express配置
第19章 配置概述
19.1 設備與功能的定義
19.2 主總線與二級總線的定義
19.3 系統(tǒng)啟動時拓撲未知
19.4 每種功能實現(xiàn)一組配置寄存器
19.4.1 簡介
19.4.2 功能配置空間
19.5 主機/PCI橋的配置寄存器
19.6 由處理器發(fā)起的配置事務
19.6.1 僅根聯(lián)合體能發(fā)起配置事務
19.6.2 配置事務僅能向下游移動
19.6.3 沒有對等配置事務
19.7 配置事務通過總線、設備和功能號路由
19.8 如何發(fā)現(xiàn)功能
19.9 如何區(qū)分PCI到PCI橋與非橋功能
第20章 配置機制
20.1 簡介
20.2 PCI兼容配置機制
20.2.1 背景
20.2.2 PCI兼容配置機制說明
20.3 PCI Express增強配置機制
20.3.1 說明
20.3.2 規(guī)則
20.4 類型0配置請求
20.5 類型1配置請求
20.6 PCI兼容配置訪問示例
20.7 增強配置訪問示例
20.8 初始配置訪問
20.8.1 初始化期間會發(fā)生什么
20.8.2 PCI中初始化階段的定義
20.8.3 PCI-X中初始化階段的定義
20.8.4 PCI Express與初始化時間
20.8.5 運行期間對CRS接收的RC響應
第21章 PCI Express枚舉
21.1 簡介
21.2 帶單個根聯(lián)合體系統(tǒng)的枚舉
21.3 枚舉帶多個根聯(lián)合體的系統(tǒng)
21.3.1 PCI兼容配置機制的運行特征
21.3.2 增強配置機制的運行特征
21.3.3 枚舉過程
21.4 根聯(lián)合體或交換器內的多功能設備
21.4.1 根聯(lián)合體內的多功能設備
21.4.2 交換器內的多功能設備
21.5 嵌入交換器或根聯(lián)合體中的端點
21.6 記住你的身份
21.6.1 概述
21.6.2 根聯(lián)合體總線號/設備號的分配
21.6.3 在ID分配前發(fā)起請求
21.6.4 在ID分配前發(fā)起完成
21.7 根聯(lián)合體寄存器塊(RCRB)
21.7.1 RCRB地址中的問題
21.7.2 有關RCRB的其他信息
21.8 其他規(guī)則
21.8.1 分割配置事務要求單個完成
21.8.2 PCI Express到PCI橋或PCI Express到PCI-X橋的問題
21.8.3 PCI特殊周期事務
第22章 PCI兼容配置寄存器
22.1 頭類型0(Header Type 0)
22.1.1 概述
22.1.2 兼容PCI的頭類型O寄存器
22.1.3 與PCI不兼容的頭類型O寄存器
22.1.4 用于識別設備驅動程序的寄存器
22.1.5 頭類型寄存器
22.1.6 BIST寄存器
22.1.7 功能指針寄存器
22.1.8 CardBus CIS指針寄存器
22.1.9 擴展ROM基址寄存器
22.1.10 命令寄存器
22.1.11 狀況寄存器
22.1.12 緩存行大小寄存器
22.1.13 主控器延時定時器寄存器
22.1.14 中斷線寄存器
22.1.15 中斷引腳寄存器
22.1.16 基址寄存器
22.1.17 Min_Gnt/Max_Lat寄存器
22.2 頭類型1(Header Type 1)
22.2.1 概述
22.2.2 兼容PCI的頭類型1奇存器
22.2.3 與PCI不兼容的頭類型1寄存器
22.2.4 術語
22.2.5 總線號寄存器
22.2.6 廠商ID寄存器
22.2.7 設備ID寄存器
22.2.8 修訂版ID寄存器
22.2.9 類代碼寄存器
22.2.10 頭類型寄存器
22.2.11 BIST寄存器
22.2.12 功能指針寄存器
22.2.13 基本事務過濾機制
22.2.14 橋的存儲器、寄存器組和設備ROM
22.2.15 橋的IO過濾器
22.2.16 橋的可預取存儲器過濾器
22.2.17 橋的存儲器映射IO過濾器
22.2.18 橋命令寄存器
22.2.19 橋狀況寄存器
22.2.20 橋高速緩存行大小寄存器
22.2.21 橋延遲定時器寄存器
22.2.22 與橋中斷有關的寄存器
22.3 PCI兼容功能
22.3.1 AGP功能
22.3.2 關鍵產(chǎn)品數(shù)據(jù)(VPD)功能
22.3.3 機箱/插槽編號寄存器簡介
22.3.4 機箱與插槽號的分配
第23章擴展ROM
23.1 ROM的作用——可在啟動期間使用的設備
23.2 ROM檢測
23.3 必需的ROM映射
23.4 ROM的內容
23.4.1多代碼映像
23.4.2 代碼映像的格式
23.5 初始化代碼的執(zhí)行
23.6 開放固件簡介
23.6.1 概述
23.6.2 通用設備驅動程序的格式
23.6.3 傳遞資源列表到即插即用OS
第24章 Express專用配置寄存器
24.1 簡介
24.2 PCI Express功能寄存器組
24.2.1 簡介
24.2.2 必需的寄存器
24.2.3 插槽寄存器
24.2.4 根端口寄存器
24.3 PCI Express擴展功能
24.3.1 概述
24.3.2 高級錯誤報告功能
24.3.3 虛擬信道(VC)功能
24.3.4 設備序列號功能寄存器組
24.3.5 功率預算功能寄存器組
24.4 RCRB
24.4.1 概述
24.4.2 固件向OS提供每個RCRB的基地址
24.4.3 對RCRB的不對齊或鎖定訪問
24.4.4 RCRB中的擴展功能寄存器組
24.4.5 RCRB丟失鏈路
附錄A 測試、調試和驗證
A.1 目的
A.2 串行總線的拓撲結構
A.3 雙單工
A.4 設置分析儀、捕獲和觸發(fā)條件
A.5 鏈路定向，通信的第一步
A.6 插槽連接器與mid-bus墊
A.7 練習：深入的驗證
A.8 信號完整性、設計和測量
A.8.1 概述
A.8.2 高速PCB的設計要求
附錄B PCI Express體系結構的市場及應用
B.1 簡介
B.2 企業(yè)計算系統(tǒng)
B.2.1 桌面系統(tǒng)
B.2.2 服務器系統(tǒng)
B.2.3 嵌入式控制系統(tǒng)
B.2.4 存儲系統(tǒng)
B.2.5 通信系統(tǒng)
B.3 小結
附錄C 用PCI Express技術實現(xiàn)智能適配器和多主機系統(tǒng)
C.1 簡介
C.2 使用模型
C.2.1 智能適配器
C.2.2 主機故障轉移
C.2.3 多處理器系統(tǒng)
C.3 使用PCI的多處理器實現(xiàn)歷史
C.4 在PCI Express基本系統(tǒng)中實現(xiàn)多主機/智能適配器
C.4.1 示例：在PCI Express基本系統(tǒng)中實現(xiàn)智能適配器
C.4.2 示例：在PCI Express系統(tǒng)中實現(xiàn)故障轉移
C.4.3 示例：在PCI Express基本系統(tǒng)中實現(xiàn)雙主機
C.5 小結
C.6 地址轉換
C.6.1 直接地址轉換
C.6.2 基于查找表的地址轉換
C.6.3 下游BAR限界寄存器
C.6.4 轉發(fā)64位地址的存儲器事務
附錄D 類代碼
附錄E 鎖定事務系列
E.1 簡介
E.2 背景
E.3 PCI Express鎖定協(xié)議
E.3.1 鎖定消息——虛擬鎖定信號
E.3.2 鎖定協(xié)議序列——一個示例
E.4 鎖定規(guī)則小結
E.4.1 與鎖定事務的發(fā)起和傳播有關的規(guī)則
E.4.2 與交換器有關的規(guī)則
E.4.3 與PCI Express/PCI橋有關的規(guī)則
E.4.4 與根聯(lián)合體有關的規(guī)則
E.4.5 與傳統(tǒng)端點有關的規(guī)則
E.4.6 與PCI Express端點有關的規(guī)則