国产在线观看你懂的网站,日韩欧美群交p片內射中文

內(nèi)容簡(jiǎn)介

　　MAXplusII軟件是Altera公司提供的EPGA/CPLD開發(fā)集成環(huán)境。該軟件可以支持Altera公司的不同結(jié)構(gòu)的可編程邏輯器件，通過(guò)本書對(duì)該軟件循序漸進(jìn)的介紹，設(shè)計(jì)者可以利用MAXplusII軟件進(jìn)行數(shù)字電路設(shè)計(jì)，滿足不同的設(shè)計(jì)要求。.MAXplusII軟件是一款高效的、非常靈活的數(shù)字電路開發(fā)設(shè)計(jì)軟件，它提供了多種輸入方法供設(shè)計(jì)者選用，利用合適的輸入方法設(shè)計(jì)完數(shù)字系統(tǒng)之后，設(shè)計(jì)者可利用邏輯綜合工具進(jìn)行邏輯綜合，并可以用仿真器進(jìn)行軟件仿真，使設(shè)計(jì)者能夠盡早發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤，縮短設(shè)計(jì)周期。..本書為了詳盡地介紹軟件的使用方法和設(shè)計(jì)技巧，采用了圖文并茂的方式，并結(jié)合具體的實(shí)例進(jìn)行解說(shuō)，方便了讀者的閱讀，使讀者迅速掌握該軟件。在介紹軟件的同時(shí)，本書也對(duì)Altera公司的可編程邏輯器件和硬件描述語(yǔ)言VHDL進(jìn)行了介紹，對(duì)器件的了解可使設(shè)計(jì)者更好的利用器件資源，掌握硬件描述語(yǔ)言可以快速的用VHDL進(jìn)行設(shè)計(jì)。本書適合高等院校學(xué)生、電子設(shè)計(jì)愛(ài)好者使用，尤其適合于具有電子技術(shù)基礎(chǔ)的讀者，并可以作為從事工程設(shè)計(jì)的設(shè)計(jì)開發(fā)人員的參考書。..

作者簡(jiǎn)介

暫缺《可編程邏輯器件開發(fā)技術(shù)MAX+plusⅡ》作者簡(jiǎn)介

圖書目錄

第一章可編程邏輯器件
1.1 專用集成電路ASIC
1.2 FPGA/CPLD概述
1.3 PLD/FPGA結(jié)構(gòu)與原理
1.4 Altera產(chǎn)品簡(jiǎn)介
1.5 Altera的MAX 7000系列器件介紹
1.6 Altera的FLEX 10K系統(tǒng)器件介紹
第二章 MAX plus II概述
2.1 MAX plus II的系統(tǒng)配置和安裝
2.2 MAX plus II的授權(quán)
2.3 初識(shí)MAX plus II
2.4 MAX plus II的設(shè)計(jì)流程
2.5 入門實(shí)例
第三章原理圖輸入法設(shè)計(jì)
3.1 設(shè)計(jì)編寫原則
3.2 原理圖輸入法設(shè)計(jì)
3.3 器件選擇和管腳鎖定
3.4 底層圖編輯器鎖定引腳
第四章設(shè)計(jì)項(xiàng)目編譯
4.1 設(shè)計(jì)醫(yī)生
4.2 仿真網(wǎng)表的生成
4.3 適配規(guī)則和報(bào)告文件的設(shè)定
4.4 邏輯綜合選項(xiàng)設(shè)計(jì)
4.5 全局器件屬性設(shè)定
4.6 時(shí)間需求選項(xiàng)
4.7 打包設(shè)定
4.8 其他設(shè)置
4.9 編譯結(jié)果
第五章時(shí)序電路仿真
5.1 時(shí)序電路設(shè)計(jì)
5.2 項(xiàng)目編譯
5.3 波形仿真
第六章硬件描述語(yǔ)言VHDL
6.1 VHDL語(yǔ)言介紹
6.2 基本的VHDL術(shù)語(yǔ)
6.3 VHDL行為健模
6.4 VHDL的數(shù)據(jù)對(duì)象和數(shù)據(jù)類型
6.5 VHDL的子程序
6.6 VHDL預(yù)定義屬性
6.7 VHDL的配置
第七章文本輸入法設(shè)計(jì)
……
第八章器件編程