Protel99仿真與PLD設(shè)計(jì)

定　價(jià)：￥37.00

作　者：	清源計(jì)算機(jī)工作室編著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	計(jì)算機(jī)工程設(shè)計(jì)與應(yīng)用開發(fā)叢書
標(biāo)　簽：	Protel/EDA

ISBN：	9787900043184	出版時(shí)間：	2000-05-01	包裝：
開本：	26cm	頁數(shù)：	290頁	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　Protel設(shè)計(jì)系統(tǒng)作為電路設(shè)計(jì)自動(dòng)化軟件中的佼佼者，一直受到廣泛的歡迎。Protel 99是Protel公司推出的最新版本，是一個(gè)純32位的應(yīng)用軟件。本書從實(shí)用角度出發(fā)，全面介紹了Protel 99的界面、基本組成以及使用環(huán)境等，并詳細(xì)講解了電路原理圖的設(shè)計(jì)、印制電路板的設(shè)計(jì)，對(duì)電路仿真器的設(shè)計(jì)和可編程器件的設(shè)計(jì)進(jìn)行了重點(diǎn)描述。本書主要面向廣大電路設(shè)計(jì)工作者以及大中專院校師生，同時(shí)本書又具有一定的深入性，也可以作為有一定經(jīng)驗(yàn)的Protel使用人員的參考手冊(cè)。

作者簡(jiǎn)介

暫缺《Protel99仿真與PLD設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

第1章　認(rèn)識(shí)階Protel 99

1.1　Protel 99的發(fā)展歷史
1.2　Protel 99的組成和特點(diǎn)
1.2.1　Protel 99的組成
1.2.2　Protel 99的新特性
1.3　Protel 99的運(yùn)行環(huán)境
1.4　關(guān)于使用本書的幾點(diǎn)說明

第2章　Protel 99設(shè)計(jì)基礎(chǔ)

2.1　電路設(shè)計(jì)概念
2.2　啟動(dòng)Protel 99
2.3　進(jìn)入Protel 99
2.3.1　Protel 99菜單欄
2.3.2　菜單欄屬性設(shè)置
2.3.3　Protel 99系統(tǒng)菜單
2.3.4　設(shè)計(jì)管理器
2.3.5　狀態(tài)及命令指示行
2.3.6　自然語言幫助系統(tǒng)
2.4　創(chuàng)建項(xiàng)目數(shù)據(jù)庫
2.5　設(shè)計(jì)工作組管理
2.6　進(jìn)入設(shè)計(jì)
2.6.1　選擇設(shè)計(jì)服務(wù)器
2.6.2　服務(wù)器的種類

第3章　原理圖設(shè)計(jì)

3.1　原理圖設(shè)計(jì)的一般步驟
3.2　啟動(dòng)原理圖設(shè)計(jì)系統(tǒng)
3.3　畫面管理
3.3.1　工具欄的打開與關(guān)閉
3.3.2　面板顯示狀態(tài)的縮. 放
3.4　設(shè)置圖紙
3.4.1　設(shè)置圖幅
3.4.2　設(shè)置文件信息對(duì)話框
3.5　在工作平面上放置元件
3.5.1　利用元件庫管理瀏覽器放置元件
3.5.2　利用菜單命令進(jìn)行元件放置
3.5.3　元件位置的調(diào)整
3.5.4　元件的剪貼
3.5.5　元件的刪除
3.5.6　元件的排列與對(duì)齊
3.5.7　陣列式粘貼
3.5.8　元件屬性的編輯
3.6　制作原理圖元件
3.6.1　啟動(dòng)原理圖元件庫編輯服務(wù)器
3.6.2　元件管理工具
3.6.3　常用畫圖工具介紹
3.6.4　制作實(shí)例
3.7　繪制電路原理圖
3.7.1　繪制原理圖的工具和方法
3.7.2　畫導(dǎo)線
3.7.3　畫總線
3.7.4　畫總線分支
3.7.5　放置線路節(jié)點(diǎn)（Junction）
3.7.6　電源與接地符號(hào)
3.7.7　設(shè)置網(wǎng)絡(luò)標(biāo)號(hào)
3.7.8　制作電路的I/O口
3.8　畫圖工具介紹
3.8.1　畫圖工具各個(gè)按鈕的功能
3.8.2　利用畫圖工具畫圖
3.9　層次原理圖的設(shè)計(jì)
3.9.1　層次原理圖的設(shè)計(jì)方法
3.9.2　建立層次原理圖
3.9.3　不同層次電路之間的切換
3.9.4　由方塊電路符號(hào)產(chǎn)生新原理圖中的I／O端口符號(hào)
3.9.5　由原理圖文件產(chǎn)生方塊電路符號(hào)
3.10　電氣法則測(cè)試
3.11　報(bào)表的生成
3.11.1　網(wǎng)絡(luò)表
3.11.2　元件列表的生成
3.11.3　層次項(xiàng)目組織列表
3.11.4　元件交叉參考表
3.11.5　產(chǎn)生引腳列表
3.11.6　比較兩個(gè)網(wǎng)絡(luò)表文件
3.12　原理圖的輸出
3.12.1　打印輸出
3.12.2　繪圖儀輸出

第4章　高級(jí)電路圖混合仿真

4.1　概述
4.2　SIM99仿真庫中的元器件
4.2.1　電阻
4.2.2　電容
4.2.3　電感
4.2.4　二極管
4.2.5　三極管
4.2.6　JFET結(jié)型場(chǎng)效應(yīng)管
4.2.7　MOS場(chǎng)效應(yīng)管
4.2.8　MES場(chǎng)效應(yīng)管
4.2.9　電壓／電流控制開關(guān)
4.2.10　熔絲
4.2.11　晶振
4.2.12　繼電器（RELAY）
4.2.13　互感（電感耦合器）
4.2.14　傳輸線
4.2.15　TTL和CMOS數(shù)字電路器件
4.2.16　集成塊
4.3　SIM99中的激勵(lì)源描述
4.3.1　直流源
4.3.2　正弦仿真源
4.3.3　周期脈沖源
4.3.4　分段線性源（Prece－Wise－Liner Source）
4.3.5　指數(shù)激勵(lì)源
4.3.6　單頻調(diào)頻源
4.3.7　線性受控源
4.3.8　非線性受控源
4.3.9　頻率／電壓轉(zhuǎn)換器
4.3.10　壓控振蕩器（VCO）仿真源
4.4　初始狀態(tài)的設(shè)置
4.4.1　節(jié)點(diǎn)電壓設(shè)置NS
4.4.2　初始條件設(shè)置IC
4.5　仿真器的設(shè)置
4.5.1　進(jìn)入分析（Analysis）主菜單
4.5.2　瞬態(tài)特性分析（Thansient Analysis）
4.5.3　博里葉分析（Fourier）
4.5.4　交流小信號(hào)分析（AC Small Signal Analysis）
4.5.5　直流分析（DC Sweep Analysis）
4.5.6　蒙特卡羅分析（Monte Carlo Analysis）
4.5.7　掃描參數(shù)分析（Parameter Sweep Analysis）
4.5.8　掃描溫度分析（Temperature Sweep Analysis）
4.5.9　傳遞函數(shù)分析
4.5.10　噪聲分析（Noise Analysis）
4.6　設(shè)計(jì)原理圖文件
4.7　仿真原理圖
4.8　模擬電路仿真實(shí)例
4.9　數(shù)字電路仿真實(shí)例

第5章　印制電路板設(shè)計(jì)

5.1　印制電路板設(shè)計(jì)的一般步驟
5.2　啟動(dòng)PCB設(shè)計(jì)系統(tǒng)
5.3　畫面管理
5.3.1　窗口管理
5.3.2　編輯區(qū)的管理
5.4　設(shè)置電路板工作層面
5.4.1　電路板的結(jié)構(gòu)
5.4.2　工作層面的類型
5.4.3　工作層面的設(shè)置
5.5　其他環(huán)境設(shè)置
5.6　制作PCB元件
5.6.1　啟動(dòng)元件封裝庫編輯服務(wù)器
5.6.2　制作PCB元件封裝
5.6.3　元件封裝庫管理器
5.6.4　創(chuàng)建項(xiàng)目元件封裝庫
5.7　單面極與多層板制作簡(jiǎn)介
5.8　雙面板制作
5.8.1　準(zhǔn)備原理圖和網(wǎng)絡(luò)表
5.8.2　電路板的規(guī)劃
5.8.3　網(wǎng)絡(luò)表和元件的裝入
5.8.4　元件的布局
5.8.5　電路板的布線過程
5.8.6　手工調(diào)整
5.9　繪圖工具簡(jiǎn)介
5.9.1　繪制導(dǎo)線
5.9.2　繪制圓弧
5.9.3　放置焊占
5.9.4　放置導(dǎo)孔
5.9.5　放置文字
5.9.6　放置坐標(biāo)指示
5.9.7　設(shè)置尺寸標(biāo)注
5.9.8　放置相對(duì)原點(diǎn)
5.9.9　放置填充
5.9.10　放置元件
5.10　PCB報(bào)表的輸出
5.10.1　引腳信息報(bào)表
5.10.2　生成電路板信息報(bào)表
5.10.3　生成零件報(bào)表
5.10.4　生成網(wǎng)絡(luò)表
5.10.5　其他相關(guān)輸出
5.11　電路板的輸出

第6章　高級(jí)PCB信號(hào)完整性分析

6.1　設(shè)置信號(hào)完整性分析規(guī)則
6.1.1　飛升時(shí)間的下降邊沿（Flight Time－Falling Edge）
6.1.2　飛升時(shí)間的上升邊沿（Flight Time－Rising Edge）
6.1.3　阻抗限制（Impedance Constraint）
6.1.4　層體（Layer Stack）
6.1.5　信號(hào)過沖的下降邊沿（Overshoot－Falling Edge）
6.1.6　信號(hào)過沖的上升邊沿（Overshoot－Rising Edge）
6.1.7　信號(hào)基值（Basic Value）
6.1.8　激勵(lì)信號(hào)（signal stimulus）
6.1.9　信號(hào)高值（Signal Top Value）
6.1.10　下降邊沿斜率（Slope—Falling Edge）
6.1.11　上升邊沿斜率（Slope－Rising Edge）
6.1.12　供電網(wǎng)絡(luò)標(biāo)號(hào)（Supply Nets）
6.1.13　信號(hào)下沖的下降邊沿（Undershoot－Faling Edge）
6.1.14　信號(hào)下沖的上升邊沿（Undershoot－Rising Edge）
6.2　PCB板的DRC檢查
6.3　內(nèi)部完整性仿真器
6.3.1　File菜單
6.3.2　Edit菜單
6.3.3　Simulation菜單
6.3.4　Library菜單
6.3.5　Options菜單
6.4　波形分析器

第7章　高級(jí)可編程器件設(shè)計(jì)

7.1　走進(jìn)PLD
7.1.1　PLD的發(fā)展簡(jiǎn)史
7.1.2　Advanced PLD99的新特點(diǎn)
7.2　PLD99設(shè)計(jì)基礎(chǔ)
7.2.1　PLD的一般設(shè)計(jì)過程
7.2.2　CUPL語言和語法
7.3　CUPL源文本文件的生成
7.3.1　明確所設(shè)計(jì)的PLD系統(tǒng)
7.3.2　創(chuàng)建源文件
7.3.3　方程式的定義
7.3.4　目標(biāo)器件的選擇
7.3.5　源文件中管腳的定義
7.3.6　CUPL文本源文件的直接生成及其設(shè)置
7.4　CUPL源原理圖的生成
7.4.1　CUPL源原理圖模板的生成
7.4.2　在工作平面上放置元件
7.4.3　元件屬性的修改
7.4.4　繪制PLD原理圖
7.5　PLD文本源文件的編譯
7.5.1　PLD編譯器的設(shè)置（Configure）
7.5.2　CUPL源文件的編譯
7.6　PLD源原理圖文件的編譯
7.7　PLD99源文件的仿真
7.7.1　創(chuàng)建仿真測(cè)試向量文件
7.7.2　仿真所設(shè)計(jì)的邏輯器件
7.7.3　檢查訪真波形