可編程器件EDA技術(shù)與實(shí)踐

序
前言
第一章 EDA技術(shù)概述
  第一節(jié) EDA技術(shù)的發(fā)展及其未來
  第二節(jié) EDA技術(shù)的構(gòu)成要素
  第三節(jié) EDA軟件系統(tǒng)的構(gòu)成
  第四節(jié) 基于可編程器件的EDA技術(shù)設(shè)計(jì)流程
第二章 可編程邏輯器件與數(shù)字系統(tǒng)的設(shè)計(jì)
  第一節(jié) 可編程邏輯器件概述
  第二節(jié) Altera系列可編程邏輯器件
  第三節(jié) 基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
第三章 EDA數(shù)字系統(tǒng)開發(fā)軟件
  第一節(jié) MAX+PLUS II概述
  第二節(jié) MAX+PLUS II的基本操作
  第三節(jié) MAX+PLUS II的設(shè)計(jì)輸入方法
  第四節(jié) MAX+PLUS II的設(shè)計(jì)處理過程
  第五節(jié) FPGA開發(fā)軟件Xilinx Foundation
  第六節(jié) ispLSI開發(fā)軟件Lattice ispEXPERT
第四章 硬件描述語言VHDL編程基礎(chǔ)
  第一節(jié) 概述
  第二節(jié) VHDL與高級語言的區(qū)別
  第三節(jié) VHDL的基本數(shù)據(jù)類型
  第四節(jié) VHDL的基本描述語句
  第五節(jié) 子程序
  第六節(jié) 程序包和庫
  第七節(jié) 基本邏輯電路設(shè)計(jì)
  第八節(jié) 狀態(tài)機(jī)制的VHDL設(shè)計(jì)
第五章 可編程模擬器件及其開發(fā)軟件PAC-Designer
  第一節(jié) 可編程模擬器件概述
  第二節(jié) Lattice的ispPAC系列的結(jié)構(gòu)
  第三節(jié) ispPAC的接口電路
  第四節(jié) ispPAC增益調(diào)整方法
  第五節(jié) 有源濾波器設(shè)計(jì)
  第六節(jié) PAC-Designer軟件使用方法
第六章 EDA設(shè)計(jì)綜合實(shí)例與實(shí)驗(yàn)
  第一節(jié) 數(shù)字電路綜合設(shè)計(jì)實(shí)例
  第二節(jié) 計(jì)算機(jī)接口設(shè)計(jì)實(shí)例
  第三節(jié) 數(shù)模混合電路設(shè)計(jì)實(shí)例
附錄 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)資源
參考文獻(xiàn)