數(shù)字邏輯技術(shù)基礎(chǔ)

定　價：￥25.00

作　者：	楊學(xué)敏，劉繼承主編
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	普通高等教育規(guī)劃教材
標(biāo)　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787111142973	出版時間：	2004-01-01	包裝：	平裝
開本：	26cm	頁數(shù)：	258	字?jǐn)?shù)：

內(nèi)容簡介

　　本書將加強(qiáng)工程素質(zhì)和創(chuàng)新意識的培養(yǎng)作為教材改革的重點(diǎn)，對傳統(tǒng)教材進(jìn)行了嘗試性的改革；精簡了門電路的工作原理、小規(guī)模集成電路等內(nèi)容；增加了VHDL，并將其作為基本描述方法貫穿全書；運(yùn)用數(shù)字邏輯特有的描述方法闡述器件的功能、功能擴(kuò)展及應(yīng)用，突出邏輯性，避免文字贅述；增強(qiáng)了應(yīng)用的設(shè)計(jì)性、綜合性和靈活性。本書既滿足原國家教育委員會頒布的課程教學(xué)基本要求，又符合當(dāng)前我國高等教育教學(xué)課程體系、內(nèi)容的改革和壓縮學(xué)時的實(shí)際。書中不僅參考了國內(nèi)外優(yōu)秀教材，還融入了編者多年的教學(xué)經(jīng)驗(yàn)。全書共6章，主要內(nèi)容有：數(shù)字邏輯基礎(chǔ)，組合邏輯的分析與設(shè)計(jì)，時序邏輯的分析與設(shè)計(jì)，常用中大規(guī)模集成電路及其應(yīng)用，存儲器和可編程邏輯器件，數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)。本書可作為高等院校電子與通信專業(yè)教材，也可作為相關(guān)專業(yè)的教材和技術(shù)人員的參考書。

作者簡介

暫缺《數(shù)字邏輯技術(shù)基礎(chǔ)》作者簡介

圖書目錄

序
前言
第一章數(shù)字邏輯基礎(chǔ)
第一節(jié) 數(shù)制與碼制
第二節(jié) 邏輯運(yùn)算
第三節(jié) 邏輯函數(shù)及其表示方法
第四節(jié) 邏輯函數(shù)的化簡
第五節(jié) 數(shù)字集成電路
小結(jié)
自我檢測題
思考題和習(xí)題
第二章組合邏輯的分析與設(shè)計(jì)
第一節(jié) 組合邏輯電路的分析
第二節(jié) 編碼器及譯碼器
第三節(jié) 數(shù)據(jù)選擇器
第四節(jié) 算術(shù)運(yùn)算電路
第五節(jié) 數(shù)值比較器
第六節(jié) 奇偶校驗(yàn)器
第七節(jié) 組合邏輯電路的設(shè)計(jì)
小結(jié)
自我檢測題
思考題和習(xí)題
第三章時序邏輯的分析與設(shè)計(jì)
第一節(jié) 集成觸發(fā)器
第二節(jié) 時序邏輯電路的分析
第三節(jié) 計(jì)數(shù)器
第四節(jié) 寄存器及移位寄存器
第五節(jié) 時序邏輯電路的設(shè)計(jì)
小結(jié)
自我檢測題
思考題和習(xí)題
第四章常用中大規(guī)模集成電路及其應(yīng)用
第一節(jié) 555定時器及其應(yīng)用
第二節(jié) 集成單穩(wěn)態(tài)觸發(fā)器
第三節(jié) 數(shù)-模及模-數(shù)轉(zhuǎn)換
小結(jié)
自我檢測題
思考題和習(xí)題
第五章存儲器和可編程邏輯器件
第一節(jié) 隨機(jī)存取存儲器
第二節(jié) 只讀存儲器
第三節(jié) 可編程邏輯器件的基本
第四節(jié) 復(fù)雜可編程邏輯器件（CPLD）
第五節(jié) 現(xiàn)場可編程門陣列（FPGA）
小結(jié)
自我檢測題
思考題和習(xí)題
第六章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
第一節(jié) 數(shù)字系統(tǒng)的設(shè)計(jì)方法
第二節(jié) VHDL程序基礎(chǔ)
自我檢測題答案
附錄
參考文獻(xiàn)