數字信號處理器技術原理與開發(fā)應用

第一章 數字信號處理器技術綜述
1．1 什么是數字信號、DSP技術和實時實現
1．2 數字信號處理器技術的發(fā)展及現狀
1．2．1 數字信號處理理論和實現技術的發(fā)展
1．2．2 數字信號處理器技術發(fā)展現狀
1．2．3 數字信號處理器技術其他方面的發(fā)展
1．3 數字信號處理技術的應用
1．4 數字信號處理器技術特點與通用計算機、單片機的區(qū)別
1．5 數字信號處理器技術實現的概念和方法
1．5．1 處理器實現的兩種結構和概念
1．5．2 處理器的多總線和流水線
1．5．3 處理器的主頻和并行技術
1．5．4 數字信號處理器技術并行結構實現的分類
1．5．5 陣列處理器
1．6 數字信號處理器開發(fā)工具
1．7 數字信號處理技術開發(fā)實現方法
小結
習題
第二章 現代數字信號處理器介紹
2．1 DSP技術指標和分類
2．2 專用數字信號處理器DSP
2．2．1
高速單片FFT處理器TMC2310
2．2．2
一維級聯型數字信號處理器IMSA100
2．3 通用數字信號處理器DSP
2．3．1
世界第一片通用數字信號處理器TMS320C10
2．3．2
DSP16xx系列
2．3．3
ADSP 21060 DSP
2．3．4
TMS320C80視頻／多媒體DSP
2．3．5
TMS320C6210超高速DSP
2．3．6
TMS320C28x控制DSP
2．3．7
TMS320C500 DSP＋RISC
2．3．8
TMS320C55x低功耗DSP
2．3．9
OMAP5910處理器
小結
習題
第三章 C54x數字信號處理器結構
3．1 處理器主要特點
3．2 芯片內部結構與組織
3．2．1 總結結構
3．2．2 CPU單元結構
3．2．3 流水線結構
3．2．4 中斷結構
3．3 芯片引腳及功能
3．4 存儲器結構和組織
3．5 處理器數據類型
3．6 寄存器組織
3．7 片上外部設備
3．8 外部總線接口
3．9 處理器節(jié)電模式
3．10 JTAG測試邏輯（IEEE 1149．1標準）
小結
習題
第四章
C54x數字信號處理器指令及使用
4．1 匯編源程序語句格式
4．1．1 標號域
4．1．2 指令域
4．1．3 操作數域
4．1．4 注釋域
4．2 匯編語言常量
4．3 字符串
4．4 符號
4．5 表達式
4．5．1 運算符號優(yōu)先級
4．5．2 表達式溢出
4．5．3 條件表達式
4．5．3 表達式的合法性
4．6 數據尋址方式
4．6．1 立即數尋址
4．6．2 絕對尋址
4．6．3 累加器尋址
4．6．4 直接尋址
4．6．5 間接尋址
4．6．6 存儲器映射寄存器尋址
4．6．7 堆棧尋址
4．7 匯編語言指令系統
4．7．1 算術指令
4．7．2 邏輯指令
4．7．3 程序控制指令
4．7．4 裝入和存儲指令
4．8 源程序列表文件
4．9 交叉引用列表文件
4．10 公用目標文件格式（COFF）
4．10．1 COFF文件中的段
4．10．2 段程序計數器
4．10．3 COF文件中的符號
4．11 匯編偽指令
4．11．1 段定義偽指令
4．11．2 初始化常數的指令
4．11．3 段程序計數器定位偽指令
4．11．4 輸出列表格式偽指令
4．11．5 文件引用偽指令
4．11．6 條件匯編偽指令
4．11．7 符號定義偽指令
4．11．8 其他方面的匯編偽指令
4．11．9 C54x匯編偽指令列表
4．12 宏匯編語言
小結
習題
第五章 C54x數字信號處理器程序設計開發(fā)基礎
5．1 數字信號處理器軟件開發(fā)環(huán)境及流程
5．2 C54x匯編器（Assemb1er）
5．3 C54x鏈接器（1inker）
5．3．1 鏈接器的使用
5．3．2 鏈接器命令文件
5．3．3 鏈接器對段的處理
5．4 檔案管理器（Archiver）
5．5 絕對列表器
5．6 交叉引用列表器
5．7 十六進制轉換公用程序
5．8 且記符－代數式轉換程序
小結
習題
第六章 C54x處理器開發(fā)工具及環(huán)境
6．1 TI DSP軟件代碼產生工具
6．2 TI DSP系統調試和評估工具
6．2．1 DSP入門套件（學習板）DSK
6．2．2 TMS320 DSP評估模塊（板）EVM
6．2．3 TMS320 DSP在線仿真器XDS和Emulator
6．3 軟件仿真器（Simulator）
6．4 TMS320 DSPM試程序 C Source Debugger
6．5 可視化集成開發(fā)工具C54x CCS
6．5．1 CCS軟件安裝與設置
6．5．2 用CCS開發(fā)程序的基本過程
6．5．3 觀察數據和圖形
6．5．4 設置斷點和測試點
6．5．5 代碼性能測試（ profiling）
6．5．6 仿真中斷與I／O端口
6．5．7 CCS的GE1語言編程
小結
習題
第七章 DSP C編譯器及混合編程
7．1 C54x DSP C優(yōu)化編譯器
7．1．1 優(yōu)化特性
7．1．2 啟動分析器
7．1．3 啟動優(yōu)化器
7．1．4 啟動代碼產生器
7．1．5 啟動內部列表公用程序
7．2 C54x DSP C和匯編混合編程
7．2．1 獨立的 DSP C和匯編接口
7．2．2 DSP C程序中訪問匯編變量和常量
7．2．3 DSP C程序中直接嵌套匯編語句
7．2．4 利用DSP C編譯器的內聯（intrinsics）函數訪問匯編語句
小結
習題
第八章 DSP／BIOS嵌入式系統開發(fā)
8．1 DSP／BIOS概述
8．1．1 DSP／BIOS與 TI eXpress DSP
8．1．2 DSP／BIOS與操作系統
8．1．3 DSP／BIOS中模塊的分類
8．2 基于 DSP／BIOS的軟件系統設計
8．2．1 任務描述及模塊選擇
8．2．2 模塊配置及執(zhí)行函數的編寫
8．2．3 脫機運行
8．3 DSP／BIOS中常用模塊原理及使用
8．3．1 線程調度類
8．3．2 輸入輸出類
8．3．3 調試儀器類
8．4 RTDX原理及應用
8．4．1 RTDX機制的原理
8．4．2 RTDX與BIOS
8．4．3 利用RTDX機制實現主機與目標機通信
小結
習題
第九章 數字信號處理器軟硬件設計與應用
9．1 C54x數字信號處理器程字設計
9．1．1 程序存儲器地址產生單元（PAGEN）
9．1．2 程序轉移控制
9．1．3 重復指令
9．1．4 循環(huán)尋址編程
9．1．5 DSP位倒序尋址編程
9．1．6 擴展精度運算
9．2 C54x程序設計舉例
9．2．1 正弦波產生器
9．2．2 梳狀濾波器的實現
9．2．3 快速傅里葉變換FFT
9．3 C54x數字信號處理器硬件設計
9．3．1 復位及電源管理
9．3．2 等待狀態(tài)產生
9．3．3 存儲空間塊切換邏輯
9．3．4 DSP模擬接口
9．3．5 DSP與存儲器接口
9．3．6 JTAG在線仿真調試接口設計
9．3．7 DSP自舉引導BOOT＿LOADER
9．4 DSP應用舉例
9．4．1 有限沖激響應濾波器 FIR
9．4．2 m序列發(fā)生器
9．4．3 手機信號實時頻譜分析
9．4．4 LMS自適應濾波器系統分析與應用
9．5 全球DSP設計競賽
小結
習題
第十章 數字信號處理技術開發(fā)及原理實驗指導
10．1 實驗設備及系統構成
10．2 TMS320C5402 DSK實驗極
10．2．1 C5402 DSK板硬件結構
10．2．2 TLC320 AD50模數、數模轉換器
10．2．3 DSK實驗板開發(fā)所需的存儲器配置環(huán)境
10．3 DSP技術基礎實驗
10．3．1 CCS的使用及I／O口和中斷仿真
10．3．2 C54x存儲器及FLASH應用編程
10．3．3 C54x多通道緩沖寧口應用
10．3．4 C54x定時器實驗
10．3．5 C54x外中斷編程
10．3．6 C54x異步通信接口UART實驗
10．4 數字信號處理基本原理實驗
10．4．1 信號時域頻域關系及采樣定理
10．4．2 快速傅里葉變換FFT和信號功率譜分析
10．4．3 FIR數字濾波器設計與DSP實現及應用
10．4．4 IIR數字濾波器設計與DSP實現及應用
10．4．5 濾波器應用――抑制載波的雙邊帶AM調制
10．4．6 采樣率轉換濾波器實驗
10．5 數字信號處理技術應用綜合實驗
10．5．1 抑制載波雙邊帶AM調制與解調器的性能評估系統
10．5．2 2DPSK相位調制與解調器的性能評估系統
10．5．3 數字振蕩器
10．5．4 音頻擾頻器與解擾器
10．5．5 數字錄放機
10．5．6 模擬交通燈DSP控制設計
10．5．7 模擬電梯自動控制程序
10．5．8 數字廣告大屏幕顯示
10．5．9 自相關運算在信號提取中的應用――從噪聲中提取正弦波信號
10．5．10 自適應系統識別
10．5．11 卷積碼的編、解碼器
10．5．12 RS碼的編、解碼器
10．5．13 RTDX系統應用
附錄A C54x指令系統列表
附錄B 部分指令介紹
附錄C 實驗參考程序
附錄D C54x C編譯器內聯函數列表
附錄E C54x系列DSP中斷向量表
參考文獻