計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 電子計(jì)算機(jī)的發(fā)展、分類及應(yīng)用
1.1.1 計(jì)算機(jī)的發(fā)展
1.1.2 計(jì)算機(jī)的分類
1.1.3 計(jì)算機(jī)的應(yīng)用
1.2 計(jì)算機(jī)系統(tǒng)的硬件
1.2.1 馮·諾依曼（Von Neumann）計(jì)算機(jī)的設(shè)計(jì)思想
1.2.2 硬件各基本部件的組成及主要功能
1.3 計(jì)算機(jī)系統(tǒng)的軟件
1.3.1 軟件的組成和分類
1.3.2 軟件的發(fā)展
1.4 計(jì)算機(jī)的工作過程及主要的技術(shù)指標(biāo)
1.4.1 利用計(jì)算機(jī)解題的一般步驟
1.4.2 計(jì)算機(jī)的工作過程
1.4.3 計(jì)算機(jī)的主要性能指標(biāo)
1.5 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.5.1 多級組成的計(jì)算機(jī)系統(tǒng)
1.5.2 軟件和硬件的邏輯等價(jià)性
本章小結(jié)
習(xí)題1
第2章 運(yùn)算方法和運(yùn)算器
2.1 數(shù)據(jù)與文字的表示方法
2.1.1 數(shù)值的機(jī)器碼表示
2.1.2 數(shù)值數(shù)據(jù)的定點(diǎn)與浮點(diǎn)表示
2.1.3 非數(shù)值信息的表示
2.1.4 數(shù)據(jù)校驗(yàn)碼
2.2 定點(diǎn)數(shù)的加減法運(yùn)算及加法器
2.2.1 補(bǔ)碼定點(diǎn)加減法運(yùn)算
2.2.2 原碼定點(diǎn)加減法運(yùn)算
2.2.3 溢出及其判別
2.2.4 二進(jìn)制并行加減法器
2.2.5 十進(jìn)制數(shù)運(yùn)算
2.3 定點(diǎn)乘法運(yùn)算
2.3.1 原碼定點(diǎn)乘法
2.3.2 補(bǔ)碼定點(diǎn)乘法
2.3.3 陣列乘法器
2.4 定點(diǎn)除法運(yùn)算
2.4.1 原碼定點(diǎn)除法
2.4.2 補(bǔ)碼定點(diǎn)除法
2.4.3 陣列除法器
2.5 定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
2.5.1 邏輯運(yùn)算
2.5.2 多功能算術(shù)/邏輯部件
2.5.3 運(yùn)算器數(shù)據(jù)通路
2.5.4 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)及組成實(shí)例
2.6 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器
2.6.1 浮點(diǎn)加減法運(yùn)算
2.6.2 浮點(diǎn)乘除法運(yùn)算
2.6.3 浮點(diǎn)運(yùn)算器的組成
本章小結(jié)
習(xí)題2
第3章 存儲系統(tǒng)
3.1 存儲器概述
3.1.1 存儲器分類
3.1.2 存儲系統(tǒng)的設(shè)計(jì)目標(biāo)及分級結(jié)構(gòu)
3.1.3 主存儲器的性能指標(biāo)
3.2 半導(dǎo)體讀/寫存儲器
3.2.1 半導(dǎo)體基本存儲元
3.2.2 半導(dǎo)體存儲器芯片的組織
3.3 半導(dǎo)體只讀存儲器和閃速存儲器
3.3.1 掩膜只讀存儲器（MROM）
3.3.2 可編程只讀存儲器（PROM）
3.3.3 可擦除可編程只讀存儲器（EPROM）
3.3.4 閃速存儲器
3.4 主存儲器與CPU的連接
3.4.1 存儲器芯片的讀/寫時(shí)序
3.4.2 主存儲器構(gòu)成
3.4.3 主存的設(shè)計(jì)實(shí)例
3.5 并行存儲器
3.5.1 雙端口存儲器
3.5.2 多模塊交叉存儲器
3.5.3 相聯(lián)存儲器
3.6 高速緩沖存儲器（Cache）
3.6.1 Cache的基本原理
3.6.2 主存與Cache的地址映射及變換
3.6.3 替換算法及寫操作策略
3.6.4 奔騰PC的Cache
3.7 虛擬存儲器
3.7.1 虛擬存儲器的基本概念
3.7.2 虛擬存儲器的管理方式
3.7.3 虛擬存儲器的工作過程
3.8 外存儲器
3.8.1 磁表面記錄原理及記錄方式
3.8.2 磁盤存儲器
3.8.3 磁帶存儲器
3.8.4 光盤存儲器
本章小結(jié)
習(xí)題3
第4章 指令系統(tǒng)
4.1 指令
4.1.1 指令的基本格式
4.1.2 地址碼格式
4.1.3 指令的操作碼格式
4.1.4 指令格式舉例
4.2 尋址方式
4.2.1 指令的尋址方式
4.2.2 操作數(shù)的尋址方式
4.2.3 尋址方式舉例
4.3 堆棧
4.3.1 寄存器堆棧
4.3.2 存儲器堆棧
4.3.3 堆棧的應(yīng)用
4.4 CISC和RISC的指令系統(tǒng)
4.4.1 指令的分類
4.4.2 復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC
4.4.3 精簡指令系統(tǒng)計(jì)算機(jī)RISC
本章小結(jié)
習(xí)題4
第5章 中央處理器
5.1 CPU的基本功能及其組成
5.1.1 CPU的基本功能
5.1.2 CPU的基本組成
5.2 指令周期和時(shí)序信號發(fā)生器
5.2.1 指令周期
5.2.2 時(shí)序發(fā)生器
5.2.3 控制器基本控制方式
5.3 組合邏輯控制器
5.3.1 組合邏輯控制器的基本原理
5.3.2 指令執(zhí)行流程
5.3.3 微操作信號的產(chǎn)生
5.4 微程序控制器
5.4.1 微程序控制器的基本原理
5.4.2 微命令的編碼
5.4.3 微地址的形成方法
5.4.4 指令的微程序舉例
5.5 并行處理技術(shù)
5.5.1 指令流水線
5.5.2 并行性概念
5.6 CPU舉例
5.6.1 Intel 8088 CPU
5.6.2 Intel Pentium CPU
5.6.3 Power PC CPU
本章小結(jié)
習(xí)題5
第6章 總線及其互聯(lián)結(jié)構(gòu)
6.1 總線的基本概念
6.1.1 總線的分類、特性與標(biāo)準(zhǔn)化
6.1.2 系統(tǒng)總線的連接方式
6.2 總線接口
6.2.1 總線的數(shù)據(jù)傳送方式
6.2.2 接口的基本概念
6.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式
6.3.1 總線的仲裁
6.3.2 總線的定時(shí)
6.3.3 總線數(shù)據(jù)的傳送模式
6.4 微機(jī)常用的總線標(biāo)準(zhǔn)
6.4.1 ISA, EISA總線
6.4.2 VESA局部總線
6.4.3 PCI總線
本章小結(jié)
習(xí)題6
第7章 輸入/輸出系統(tǒng)
7.1 輸入/輸出設(shè)備
7.1.1 I/O設(shè)備概述
7.1.2 輸入設(shè)備
7.1.3 輸出設(shè)備
7.2 直接程序控制方式
7.2.1 I/O設(shè)備的組織方式
7.2.2 接口的功能及其組成
7.2.3 直接程序控制方式
7.2.4 直接程序控制方式的程序基本結(jié)構(gòu)
7.3 程序中斷方式
7.3.1 中斷的基本概念
7.3.2 程序中斷處理過程
7.3.3 程序中斷系統(tǒng)應(yīng)解決的問題
7.3.4 程序中斷方式的基本接口
7.3.5 向量中斷方式程序基本結(jié)構(gòu)
7.4 直接存儲器訪問（DMA）方式
7.4.1 DMA方式基本概念
7.4.2 DMA的傳送方式
7.4.3 基本的DMA控制器和DMA數(shù)據(jù)傳送過程
7.4.4 選擇型和多路型DMA控制器
7.5 通道方式
7.5.1 通道的功能
7.5.2 通道的類型
7.5.3 通道工作過程
本章小結(jié)
習(xí)題7
參考文獻(xiàn)