MAX+PLUSⅡ應(yīng)用入門

第一章 MAX＋PLUS Ⅱ入門
1.1 原理圖輸入
1.2 文本編輯（ABEL）
1.3 文本編輯（VHDL）
1.4 波形編輯
1.5 建立名為first的工程項(xiàng)目
1.6 模擬仿真
1.7 定時(shí)分析
第二章 設(shè)計(jì)舉例
2.1 實(shí)驗(yàn)板簡(jiǎn)介
2.2 7段數(shù)碼管譯碼器（DE4＿7）
2.3 8選1多路選擇器（MULS＿1）
2.4 計(jì)數(shù)器（CNT1000）
2.5 動(dòng)態(tài)數(shù)碼管顯示（DISPLAY）
2.6 數(shù)字電子鐘（CLK）
2.7 頻率計(jì)（FREQ）
2.8 電子搶答器
2.9 出租車計(jì)價(jià)器
2.10 小結(jié)
第三章 概述
3.1 AHDL設(shè)計(jì)入門
3.2 文本文件（Text Design File）
3.2.1 文本設(shè)計(jì)文件中的段（Section）
3.2.2 層次結(jié)構(gòu)設(shè)計(jì)中的文件
3.2.3 Include文件
3.3 使用AHDL
第四章 如何使用AHDL
4.1 簡(jiǎn)介
4.1.1 數(shù)值
4.1.2 常量
4.1.3 AHDL模板
4.1.4 AHDL的例子
4.2 組合邏輯
4.2.1 布爾表達(dá)式和等式的實(shí)現(xiàn)
4.2.2 節(jié)點(diǎn)的定義
4.2.3 組的定義
4.2.4 條件邏輯的實(shí)現(xiàn)
4.2.5 建立譯碼器
4.2.6 變量的默認(rèn)值
4.2.7 低有效邏輯
4.2.8 雙向管腳
4.3 時(shí)序邏輯
4.3.1 寄存器的說(shuō)明
4.3.2 帶寄存器的輸出端口的說(shuō)明
4.3.3 創(chuàng)建計(jì)數(shù)器
4.4 狀態(tài)機(jī)
4.4.1 建立狀態(tài)機(jī)
4.4.2 時(shí)鐘、復(fù)位和使能信號(hào)的設(shè)置
4.4.3 設(shè)定狀態(tài)的輸出值
4.4.4 設(shè)置狀態(tài)的轉(zhuǎn)換方式
4.4.5 設(shè)置狀態(tài)機(jī)的狀態(tài)位和狀態(tài)值
4.4.6 帶同步輸出端的狀態(tài)機(jī)
4.4.7 帶異步輸出的狀態(tài)機(jī)
4.4.8 對(duì)非法狀態(tài)的處理
4.5 層次化設(shè)計(jì)的實(shí)現(xiàn)
4.5.1 使用Altera MAX＋PLUS Ⅱ的函數(shù)
4.5.2 建立和使用用戶自定義的函數(shù)
4.6 對(duì)邏輯綜合的控制
4.6.1 使用LCELL和SOFT原語(yǔ)
4.6.2 輸出端口的默認(rèn)值
4.6.3 狀態(tài)機(jī)狀態(tài)位與狀態(tài)值的設(shè)定
第五章 基本元素
5.1 保留關(guān)鍵字和保留標(biāo)識(shí)符（Reserveed Keywords＆Identifiers）
5.1.1 保留關(guān)鍵字
5.1.2 保留標(biāo)識(shí)符
5.2 符號(hào)（Symbols）
5.3 帶引號(hào)和不帶引號(hào)的名稱（Quoted＆Unquoted Names）
5.4 組（Groups）
5.4.1 組的記法
5.4.2 組域及組的子域
5.5 AHDL中的數(shù)字
5.6 布爾表達(dá)式
5.6.1 邏輯運(yùn)算符
5.6.2 含有NOT運(yùn)算符的表達(dá)式
5.6.3 含有AND、NAND、OR、NOR、XOR和XNOR的表達(dá)式
5.6.4 算術(shù)運(yùn)算符
5.6.5 比較符
5.6.6 布爾運(yùn)算符和比較符的優(yōu)先級(jí)
5.7 原語(yǔ)（Primitives）
5.7.1 緩沖器原語(yǔ)
5.7.2 觸發(fā)器和鎖存器原語(yǔ)（FlipFlop＆Latch Primotives）
5.7.3 原語(yǔ)／端口的互連
5.8 函數(shù)（Macrofunctions）
5.9 端口（Port）
5.9.1 當(dāng)前文件的端口
5.9.2 實(shí)例的端口
第六章 設(shè)計(jì)結(jié)構(gòu)
6.1 簡(jiǎn)介
6.2 Title語(yǔ)句 （Titl Statement）
6.3 Include語(yǔ)句（Include Statement）
6.4 Constant語(yǔ)句
6.5 函數(shù)原型語(yǔ)句（Function Prototype Statement）
6.6 Options語(yǔ)句
6.7 子設(shè)計(jì)段（Subdesign Section）
6.8 變量段（Variable Section）
6.8.1 實(shí)例說(shuō)明（Instance Declaration）
6.8.2 節(jié)點(diǎn)說(shuō)明（Node Declaration）
6.8.3 寄存器說(shuō)明
6.8.4 狀態(tài)機(jī)說(shuō)明
6.8.5 狀態(tài)機(jī)別名說(shuō)明
6.9 邏輯段
6.9.1 布爾等式
6.9.2 布爾控制等式
6.9.3 Case語(yǔ)句
6.9.4 Defaults語(yǔ)句
6.9.5 If語(yǔ)句
6.9.6 函數(shù)或原語(yǔ)的內(nèi)部直接引用（In－Line Macrofunction or Primitive Referenc）
6.9.7 真值表語(yǔ)句
第七章 語(yǔ)法
7.1 詞匯元素
7.2 AHDL的主要結(jié)構(gòu)
7.3 Title語(yǔ)句語(yǔ)法規(guī)則
7.4 Include語(yǔ)句語(yǔ)法規(guī)則
7.5 Constant語(yǔ)句語(yǔ)法規(guī)則
7.6 函數(shù)原型語(yǔ)句語(yǔ)法規(guī)則
7.7 Options語(yǔ)句語(yǔ)法規(guī)則
7.8 子設(shè)計(jì)段語(yǔ)法規(guī)則
7.9 變量段語(yǔ)法規(guī)則
7.9.1 狀態(tài)機(jī)說(shuō)明語(yǔ)句語(yǔ)法規(guī)則
7.9.2 狀態(tài)機(jī)別名說(shuō)明語(yǔ)句語(yǔ)法規(guī)則
7.10 邏輯段語(yǔ)法規(guī)則
7.10.1 布爾等式語(yǔ)法規(guī)則
7.10.2 布爾控制等式（Boolean Control Equation）語(yǔ)法規(guī)則
7.10.3 Case語(yǔ)句語(yǔ)法規(guī)則
7.10.4 Defaults語(yǔ)句語(yǔ)法規(guī)則
7.10.5 If語(yǔ)句語(yǔ)法規(guī)則
7.10.6 函數(shù)或原語(yǔ)的內(nèi)部直接引用（In－Line Macrofunction or Primitive Reference）語(yǔ)法規(guī)則
7.10.7 其值表語(yǔ)句語(yǔ)法規(guī)則
7.11 端口語(yǔ)法規(guī)則
7.12 組的語(yǔ)法規(guī)則
7.13 組和表的語(yǔ)法規(guī)則
第八章 設(shè)計(jì)風(fēng)格
8.1 常用的設(shè)計(jì)風(fēng)格
8.2 空白區(qū)（White Space）
8.3 注釋與文檔
8.4 命名習(xí)慣
8.5 縮格
8.6 文件結(jié)構(gòu)
附錄
附錄A 實(shí)驗(yàn)板實(shí)物圖
附錄B EPM7128引腳圖
附錄C 常見(jiàn)錯(cuò)誤及處理技巧
附錄D MAX＋PLUS Ⅱ快捷按鈕的使用方法