數(shù)字電路與邏輯設(shè)計(jì)

    目 錄
   前 言
   第一章 數(shù)字邏輯基礎(chǔ)
    學(xué)習(xí)要求
    1.1數(shù)制
    1.1.1二一十進(jìn)制數(shù)
    1.1.2不同數(shù)制之間的轉(zhuǎn)換
    1.2編碼
    1.2.1二一十進(jìn)制編碼
    1.2.2循環(huán)碼
    1.2.3檢錯碼
    1.3邏輯代數(shù)
    1.3.1基本邏輯運(yùn)算
    1.3.2邏輯函數(shù)及其描述方法
    1.3.3邏輯代數(shù)基本定律
    1.3.4邏輯代數(shù)中的三個重要規(guī)則
    1.3.5異或函數(shù)和符合函數(shù)
    1.4邏輯函數(shù)表達(dá)式的形式
    1.4.1邏輯函數(shù)表達(dá)式的一般形式
    1.4.2邏輯函數(shù)的標(biāo)準(zhǔn)形式
    1.5邏輯函數(shù)的代數(shù)化簡法
    1.5.1常用的化簡方法
    1.5.2復(fù)雜函數(shù)的化簡
    1.6邏輯函數(shù)的卡諾圖化簡法
    1.6.1邏輯函數(shù)的卡諾圖表示法
    1.6.2用卡諾圖化簡邏輯函數(shù)
    小 結(jié)
    習(xí) 題
   第二章 邏輯門電路
    學(xué)習(xí)要求
    2.1晶體三極管反相器
    2.1.1晶體二、三極管的開關(guān)特性
    2.1.2三極管反相器的穩(wěn)態(tài)分析
    2.1.3三極管反相器的瞬態(tài)分析
    2.1.4三極管反相器的負(fù)載能力
    2.2TTL邏輯門電路
    2.2.1TTL與非門的工作原理
    2.2.2TTL與非門的外特性
    2.2.3TTL與非門的改進(jìn)系列
    2.2.4集電極開路與非門和三態(tài)邏輯門
    2.3MOS邏輯門電路
    2.3.1NMOS邏輯門電路
    2.3.2CMOS邏輯門電路
    小 結(jié)
    思考題
    習(xí) 題
   第三章 組合邏輯電路
    學(xué)習(xí)要求
    3.1組合邏輯電路概述
    3.1.1組合邏輯電路的基本概念
    3.1.2正負(fù)邏輯的概念
    3.1.3邏輯電路完備集的概念
    3.2組合邏輯電路的分析
    3.2.1組合邏輯電路的分析步驟
    3.2.2組合邏輯電路分析舉例
    3.3常用的組合邏輯部件
    3.3.1編碼器
    3.3.2譯碼器
    3.3.3數(shù)據(jù)選擇器
    3.3.4數(shù)值比較器
    3.3.5算術(shù)運(yùn)算電路
    3.3.6奇偶校驗(yàn)器/發(fā)生器
    3.4組合邏輯電路的設(shè)計(jì)
    3.4.1組合邏輯電路的設(shè)計(jì)方法
    3.4.2用SSI設(shè)計(jì)組合邏輯電路
    3.4.3用MSI設(shè)計(jì)組合邏輯電路
    3.5組合邏輯電路中的競爭—冒險
    3.5.1產(chǎn)生競爭—冒險的原因
    3.5.2檢查競爭—冒險現(xiàn)象的方法
    3.5.3消除競爭—冒險的方法
    小 結(jié)
    習(xí) 題
   第四章 集成觸發(fā)器
    學(xué)習(xí)要求
    4.1基本觸發(fā)器
    4.1.1與非門組成的基本RS觸發(fā)器
    4.1.2或非門組成的基本RS觸發(fā)器
    4.2同步觸發(fā)器
    4.2.1同步RS觸發(fā)器
    4.2.2同步D觸發(fā)器
    4.2.3同步觸發(fā)器的觸發(fā)方式
    4.3主從觸發(fā)器
    4.3.1主從觸發(fā)器的工作方式
    4.3.2主從JK觸發(fā)器
    4.3.3由主從JK觸發(fā)器轉(zhuǎn)換成主從T′和T觸發(fā)器
    4.4邊沿觸發(fā)器
    4.4.1CMOS邊沿觸發(fā)器
    4.4.2TTL邊沿觸發(fā)器
    4.5鐘控觸發(fā)器的動態(tài)參數(shù)和動態(tài)特性要點(diǎn)
    4.5.1鐘控觸發(fā)器的動態(tài)參數(shù)
    4.5.2鐘控觸發(fā)器的動態(tài)特性要點(diǎn)
    小 結(jié)
    思考題
    習(xí) 題
   第五章 時序邏輯電路
    學(xué)習(xí)要求
    5.1時序電路的特性和分類
    5.1.1時序電路特性
    5.1.2時序電路分類
    5.2時序電路的分析
    5.2.1時序電路的一般分析方法
    5.2.2時序電路的一般分析步驟
    5.3計(jì)數(shù)器
    5.3.1同步計(jì)數(shù)器
    5.3.2異步計(jì)數(shù)器
    5.4寄存器與移位寄存器
    5.4.1寄存器
    5.4.2移位寄存器（簡稱移存器）
    5.5反饋式移存器
    5.5.1移存型計(jì)數(shù)器
    5.5.2最長線性序列發(fā)生器（m序列發(fā)生器）
    5.6時序電路的設(shè)計(jì)方法
    5.6.1同步時序電路的一般設(shè)計(jì)方法和步驟
    5.6.2用SSI實(shí)現(xiàn)時序邏輯
    5.6.3用MSI實(shí)現(xiàn)時序邏輯
    小結(jié)
    思考題
    習(xí) 題
   第六章 大規(guī)模集成電路
    學(xué)習(xí)要求
    6.1順序存取存儲器
    6.1.1動態(tài)MOS存儲單元
    6.1.2動態(tài)MOS移存單元
    6.1.3動態(tài)MOS移存器和順序存取存儲器
    6.2隨機(jī)存取存儲器
    6.2.1RAM的結(jié)構(gòu)
    6.2.2RAM的存儲單元
    6.2.36264型RAM簡介及其字?jǐn)U展
    6.3只讀存儲器
    6.3.1固定ROM
    6.3.2可編程ROM（PROM）和可改寫ROM（EPROM）
    6.3.3用ROM實(shí)現(xiàn)組合邏輯函數(shù)
    6.3.4EPROM集成片簡介及應(yīng)用舉例
    6.4可編程邏輯器件
    6.4.1概述
    6.4.2可編程邏輯陣列（PLA）
    6.4.3可編程陣列邏輯（PAL）
    6.4.4通用陣列邏輯（GAL）
    小 結(jié)
    思考題
    習(xí) 題
   第七章 脈沖信號的產(chǎn)生與波形變換
    學(xué)習(xí)要求
    7.1施密特觸發(fā)器
    7.1.1TTL集成施密特觸發(fā)器
    7.1.2CMOS集成施密特觸發(fā)器
    7.1.3施密特觸發(fā)器應(yīng)用舉例
    7.2單穩(wěn)態(tài)觸發(fā)器
    7.2.1TTL集成單穩(wěn)態(tài)觸發(fā)器
    7.2.2CMOS集成單穩(wěn)態(tài)觸發(fā)器
    7.2.3用施密特觸發(fā)器構(gòu)成的單穩(wěn)電路
    7.2.4單穩(wěn)態(tài)觸發(fā)器應(yīng)用舉例
    7.3多諧振蕩器
    7.3.1CMOS反相器構(gòu)成的多諧振蕩器
    7.3.2石英晶體多諧振蕩器
    7.3.3用集成施密特和單穩(wěn)態(tài)觸發(fā)器構(gòu)成的多諧振蕩器
    7.4集成定時器
    7.4.1集成定時器的工作原理
    7.4.2集成定時器的應(yīng)用舉例
    小 結(jié)
    習(xí) 題
   第八章 數(shù)模和模數(shù)轉(zhuǎn)換
    學(xué)習(xí)要求
    8.1數(shù)模轉(zhuǎn)換器
    8.1.1數(shù)模轉(zhuǎn)換原理和電路組成
    8.1.2權(quán)電阻網(wǎng)絡(luò)DAC
    8.1.3倒T形電阻網(wǎng)絡(luò)DAC
    8.1.4權(quán)電流網(wǎng)絡(luò)DAC
    8.1.5DAC的主要技術(shù)參數(shù)
    8.2模數(shù)轉(zhuǎn)換和模數(shù)轉(zhuǎn)換器
    8.2.1模數(shù)轉(zhuǎn)換原理和步驟
    8.2.2并聯(lián)比較型ADC
    8.2.3逐次逼近型ADC
    8.2.4雙積分型ADC
    8.2.5ADC 的主要技術(shù)參數(shù)
    小 結(jié)
   思考題
   習(xí) 題
   參考文獻(xiàn)