EDA工程概論

定　價：￥41.00

作　者：	曾繁泰，李冰，李曉林著
出版社：	清華大學出版社
叢編項：	EDA工程系列叢書
標　簽：	Protel/EDA

購買這本書可以去

ISBN：	9787302050575	出版時間：	2002-01-01	包裝：	精裝
開本：	26cm	頁數：	436	字數：

內容簡介

　　本書是“EDA工程系列叢書”之一，共分10章。第1章簡要概述了EDA工程的基本概念；第2章介紹了EDA工程理論基礎；第3章介紹了EDA工程方法，涉及行為描述、SOC設計方法、IP復用、ASIC設計方法、虛擬機、測試平臺設計方法、軟硬件協(xié)同驗證等內容；第4章介紹了VHDL語法基礎、程序設計方法；第5章介紹了EDA工程的實現載體之一——各類可編程器件的原理、結構、編程方法；第6章介紹了電子產品設計開發(fā)過程，主要針對芯片設計、電路板設計、電子系統(tǒng)設計三個方面進行介紹；第7章是專業(yè)EDA工具開發(fā)基礎，介紹了EDA工程數據庫的管理，屬于軟件工具開發(fā)的范疇；第8章介紹了各種 EDA工具軟件的應用，怎樣建立集成設計環(huán)境，利用集成設計環(huán)境設計專用集成電路的方法；第9章介紹了SOC的設計方法，涉及IP復用方法、系統(tǒng)重構方法、基于集成平臺的設計方法；第10章展望了 EDA工程的未來發(fā)展趨勢。本書概述了EDA工程的理論基礎、知識體系，闡述了EDA工具的開發(fā)、EDA工具應用于PCB設計、FPGA設計、ASIC設計、SOC設計的方法，大致反映了EDA工程的總體內容，使讀者對EDA工程的概貌有一個大致的了解。不同領域的技術人員，不同專業(yè)的學生可以有選擇地閱讀。本書適用于高校電子、計算機、微電子、通信等相關專業(yè)的高年級學生的EDA工程專業(yè)教材，可以作為研究生的參考書，也可作為電子行業(yè)技術人員的參考讀物。

作者簡介

暫缺《EDA工程概論》作者簡介

圖書目錄

第1章　概述
1. 1　EDA工程發(fā)展歷程
1. 2  EDA工程的基本特征
1. 3  EDA工程的應用范疇
1. 4  EDA工程的設計方法
1. 5  EDA工程的學術范疇
1. 5. 1  IC設計的必備知識
1. 5. 2  EDA工程語言
1. 5. 3　EDA工程的硬件產品設計方法學
1. 5. 4  EDA工程的軟件工具設計方法學
1. 5. 5  深亞微米建模
第2章  EDA工程理論基礎
2. 1　現代電子設計概念
2. 1. 1　EDA工程的實現載體
2. 1. 2  EDA工程的設計語言
2. 1. 3  EDA系統(tǒng)的框架結構
2. 1. 4  EDA工程的理論基礎
2. 2　系統(tǒng)建模
2. 2. 1　數字電子系統(tǒng)模型
2. 2. 2　模擬器件的建模
2. 2. 3　并行建模環(huán)境
2. 2. 4　建立PLD器件的物理模型
2. 3　高層次綜合
2. 3. 1　高層次綜合概述
2. 3. 2　高層次綜合的范疇
2. 4　故障測試
2. 4. 1　概述
2. 4. 2　故障模型
2. 4. 3　故障仿真
2. 4. 4　信號完整性仿真
2. 5　功能仿真
2. 5. 1 仿真的概念
2. 5. 2 仿真的層次
2. 5. 3 仿真系統(tǒng)的組成
2. 5. 4 仿真工具實例--Saber
2. 6 形式驗證
2. 6. 1　形式驗證基本方法
2. 6. 2　形式驗證的HDL方法
2. 6. 3　用測試平臺語言實現自動驗證
2. 6. 4　在深亞微米設計中借助等效檢驗進行形式驗證
2. 6. 5　硬／軟件并行設計與SOC驗證
第3章  EDA工程方法
3. 1　行為描述方法
3. 2　IP復用方法
3. 2. 1　軟IP與硬IP
3. 2. 2　基于IP模塊的設計技術
3. 2. 3　系統(tǒng)級芯片（SOC）與IP重用授權
3. 3　ASIC設計
3. 3. 1　專用集成電路（ASIC）設計概述
3. 3. 2　用可編程邏輯器件設計ASIC方法
3. 3. 3　用門陣列設計ASIC方法（半定制法）
3. 3. 4　用標準單元設計ASIC（半定制法）
3. 4　大規(guī)模集成電路（VLSI）設計方法
3. 5　集成平臺設計方法
3. 6　片上系統(tǒng)SOC設計方法
3. 6. 1　概述
3. 6. 2　利用FPGA實現片上系統(tǒng)
3. 6. 3　嵌入式現場可編程系統(tǒng)芯片
3. 6. 4　系統(tǒng)芯片設計方法的比較
3. 6. 5　系統(tǒng)級芯片的內置式測試（BIST）新技術
3. 6. 6　系統(tǒng)芯片展望
第4章　VHDL語言基礎
4. 1　概述
4. 1. 1　標識符
4. 1. 2　對象
4. 1. 3　數據類型
4. 1. 4　運算操作符
4. 2　VHDL程序基本結構
4. 2. 1　實體的組織和設計方法
4. 2. 2　結構體
4. 2. 3　結構體的3種描述方法
4. 2. 4　結構體的3種子結構設計方法
4. 3　VHDL程序設計
4. 3. 1　并行語句
4. 3. 2　順序語句
4. 4  層次化設計方法
4. 4. 1  庫（libraries）
4. 4. 2  程序包（PACKAGES）
4. 4. 3  子程序
4. 4. 4  文件輸入／輸出程序包TEXTIO
4. 5  元件例化
4. 5. 1  構造元件
4. 5. 2  構造程序包
4. 5. 3  用戶構造元件庫
4. 5. 4  元件的調用
4. 6  組合電路設計
4. 6. 1  編碼器. 譯碼器. 選擇器電路
4. 6. 2  運算器的設計
4. 7  時序電路設計
4. 7. 1  時鐘邊沿的描述
4. 7. 2  時序電路中復位信號Reset的VHDL描述方法
4. 8  VHDL設計綜合
4. 8. 1  邏輯綜合概述
4. 8. 2  設計實現概述
4. 8. 3  面向CPLD器件的實現
4. 9  VHDL設計仿真
4. 9. 1  概述
4. 9. 2  仿真方法
4. 10  測試（平臺）程序的設計方法
4. 10. 1  實體描述可簡化
4. 10. 2  程序中應包含輸出錯誤信息的語句
4. 10. 3  配置語句（CONFIGURATION）
4. 10. 4  不同仿真目的對測試平臺設計的要求
4. 10. 5  表格式測試程序設計
4. 10. 6  文件I／O式測試程序設計
4. 10. 7  用子程序方式建立測試平臺
4.  11  用 VHDL做電子系統(tǒng)設計
4. 12  硬件語言應用技巧
第5章  可編程器件
5. 1  可編程器件概述
5. 2  可編程技術方法
5. 2. 1  編程技術
5. 2. 2  發(fā)展趨勢
5. 3  專用集成電路（ASIC）
5. 4  可編程邏輯器件早期產品PAL和GAL
5. 5  可編程器件的分類
5. 6  復雜的可編程器件（CPLD）
5. 7  現場可編程邏輯門陣列（FPGA）
5. 8  可配置計算邏輯陣列
5. 9  可編程專用集成電路（ASIC）
5. 10  流行可編程器件一覽
5. 11  模擬可編程器件
5. 11. 1  在系統(tǒng)可編程模擬電路的結構
5. 11. 2  PAC的接口電路
5. 12  混合可編程器件
5. 13  激光可編程器件
5. 14  可編程器件技術展望
第6章  用EDA工具設計電子產品
6. 1　EDA工程實現目標之一--印刷電路板及其設計工具
6. 1. 1  印刷電路板的種類
6. 1. 2  元器件的封裝形式
6. 1. 3  印刷電路板設計時的常用術語
6. 1. 4  印刷電路板常用標準
6. 1. 5  印刷電路板布局設計
6. 1. 6  印刷電路板的布線設計
6. 2  印刷電路板設計
6. 3  PCB設計工具Protel概述
6. 3. 1  PCB布線流程
6. 3. 2  電路板工作層面
6. 3. 3  雙面板的設計
6. 3. 4  元件的布局
6. 3. 5  電路板布線
6. 3. 6  打印輸出
6. 3. 7  PCB報表
6. 3. 8  創(chuàng)建項目元件庫
6. 3. 9  由PCB圖生成網絡表
6. 4  印制電路板的可靠性設計
6. 4. 1  如何提高電子產品的抗干擾能力和電磁兼容性
6. 4. 2  Protel軟件在高頻電路布線中的技巧
6. 4. 3  印刷電路板的電磁兼容性設計
6. 4. 4  電子產品干擾的抑制方法
6. 5   EDA工程實現目標之二--ASIC及其設計工具
6. 5. 1  Cadence概述
6. 5. 2  ASIC設計流程
6. 6  ASIC設計工具--Cadence概述
6. 6. 1  Cadence軟件的環(huán)境設置
6. 6. 2  Cadence軟件的啟動方法
6. 6. 3  庫文件的管理
6. 6. 4  文件格式的轉化
6. 6. 5  怎樣使用在線幫助
6. 7  仿真工具Verilog－XL
6. 7. 1  環(huán)境設置
6. 7. 2  Verilog－XL的啟動
6. 7. 3  Verilog－XL的界面
6. 7. 4  Verilog－XL的使用示例
6. 7. 5  Verilog-XL的有關幫助文件
6. 8  電路圖設計及電路模擬
6. 9  電路模擬工具Analog Artist
6. 9. 1  設置
6. 9. 2  啟動
6. 9. 3  用戶界面及使用方法
6. 9. 4  相關在線幫助文檔
6. 10  自動布局布線
6. 10. 1　Cadence中的自動布局布線流程
6. 10. 2　用AutoAbgen進行自動布局布線庫設計
6. 11　版圖設計及其驗證
6. 11. 1　版圖編輯器Virtuoso Layout Editor
6. 11. 2  設置
6. 11. 3  啟動